Устройство для синхронизациипо циклам

 

Союз Советски к

Социалистических

Республик

<1Ц 1

К АВТОВСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 14,05.79 (21) 2767900/18-09 с присоединением заявки №вЂ” (23) Приоритет— (51) М. Кл.

Н 04 1. 7/08

Гооудеротееииый комитет

СССР иа делам иэобретеиий и открытий (53) УДК 621.394..662 (088.8) Опубликовано 23.03.81. Бюллетень №11

Дата опубликования описания 28.03.81 (72) А втор изобретения

И. Ф. Хомич

Пензенский завод-ВТУЗ при Заводе ВЭМ и Фили политехнического института (71) Заявители (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ ПО ЦИКЛАМ

Изобретение относится к устройствам обработки информации и может использоваться в системах с импульсно-кодовой модуляцией, в системах передачи дискретных сообщений.

Известно устройство для синхронизации по циклам, содержащее первый и второй регистры сдвига, выходы разрядов которых через дешифратор подключены к первому входу решающего блока, второй вход которого является входом устройства (1).

Однако известное устройство имеет сравнительно низкую помехоустойчивость синхронизации при передаче информации по каналам связи с помехами, обусловленную невыделением синхросигналов при искажении принятых синхроимпульсов. Действительно, в режиме поиска синхронизма детерминированные синхроимпульсы, принятые с ошибкой, ложно преобразуются в комбинации, соответствующие информационным пози- Ю циям цикла, что препятствует правильному накоплению синхросигналов в регистрах сдвига и, следовательно, выделению цикловой фазы дешифратором синхросигнала.

Цель изобретения — повышение помехоустойчивости синхронизации.

Цель достигается тем, что в устройство для синхронизации по циклам, содержащее первый и второй регистры сдвига, выходы разрядов которых через дешифратор подключены к первому входу решающего блока, второй вход которого является входом устройства, введены блок сравнения, формирователь сигналов результата сравнения, блок коррекции и управляемый инвертор, при этом второй вход решающего блока и выход первого регистра через последовательно соединенные блок сравнения, формирователь сигналов результата сравнения и блок коррекции подключены к одному из входов управляемого инвертора, к двум другим входам которого подключены соответственно выход первого регистра сдвига и второй вход решающего блока, а выход управляемого инвертора подключен к входу первого регистра сдвига, выход формирователя сигналов результатов сравнения подключен к входу второго регистра сдвига, выход которого подключен к второму входу формирователя сигналов результата сравнения, к

815946

Формула изобретения третьему входу которого подключен другой выход блока коррекции, к другому входу которого подключен выход решающего блока.

На чертеже представлена структурная электрическая схема предлагаемого устройства, Устройство для синхронизации по циклам содержит первый 1 и второй 2 регистры сдвига, дешифратор 3, решающий блок 4, блок 5 сравнения, формирователь 6 сигна-лов результата сравнения, блок 7 коррекции и управляемый инвертор 8.

Устройство работает следующим образом.

На вход устройства поступает последовательность двоичных знаков сообщения, в которой с определенной периодичностью следуют детерминированные синхроимпульсы, например единичные. На остальных информационных позициях цикла присутствуют информационные знаки, которые появляются случайно.

В режиме синхронизации принимаемые знаки через управляемый инвертор 8 заносятся в первый регистр 1 сдвига с числом разрядов, равным длине цикла передачи знаков сообщения. В дальнейшем эти знаки с выхода первого регистра сдвига сопоставляются в блоке 5 сравнения со знаками, поступающими на вход устройства из канала связи.

Во втором регистре 2 сдвига проивоодится накопление результатов. оценок для каждого сравниваемого двоичного знака следующим образом. При наличии совпадения знаков блок 5 сравнения вырабатывает единичные сигналы на формирователь 6 сигналов результата сравнения. Этот формирователь для каждого знака образует двоичное m-разрядное число, причем сигналы совпадения увеличивают значение сигналов результата сравнения, а сигналы несовпадения уменьшают значение сигналов результата сравнения, которые поступают с выхода второго регистра 2 сдвига. По результатам сравнения блок 7 коррекции с помощью управляемого инвертора 8 производит запись сигналов в первый регистр 1 сдвига и установку значений результатов сравнения в формирователь 6 сигналов результата сравнения в соответствии со следующим алгоритмом.

Если полученное значение результата сравнения превышает установленное пороговое значение, то в первый регистр 1 сдвига переписывается сигнал с его выхода, а во второй регистр2,сдвига — полученное значение результата сравйения. о

f5

25 зо

4

Ввиду того, что во втором регистре 2 сдвига на позициях синхроимпульсов в большинстве случаев имеется максимальное зна-. чение результата сравнения, то синхроимпульсы, искаженные в канале связи помехами, как правило,не приводят к стиранию единичных сигналов в первом регистре 1 сдвига. Однако если это и произойдет, то при последующих циклах правильного приема синхроимпульсов из канала связи единичный сигнал в первом регистре 1 сдвига восстанавливается.

В результате повышается помехоустойчивость синхронизации.

В блоке 7 коррекции пороговые значения для единичных сигналов, накопленных в первом регистре 1 сдвига, устанавливаются отличными от пороговых значений для нулевых сигналов. При этом оптимальные значения порогов выбираются, исходя из вероятностных характеристик как используемого канала связи, так и передаваемой информационной последовательности знаков.

Это позволяет обеспечить более быструю очистку регистра сдвига от сигналов на информационных позициях при одновременном сохранении единичного сигнала на синхронной позиции.

Дешифратор 3; подключенный к разрядам первого и второго регистров сдвига, производит выделение синхросигналов. В процессе дальнейшей работы рещающий блок 4 выносит решение о наличии или отсутствии синхронизма по циклам на основе сравнения входных синхроимпульсов и сигнала с выхода дешифратора 3. В режиме синхронизма по циклам сигнал с выхода решающего блока 4 не поступает. В случае обнаружения рассинхронизации или невыделения синхросигналов устройство переводится в состояние поиска, когда в первый регистр 1 сдвига производится запись знаков из канала связи,а во второй регистр 2 сдвига — новых значений результата сравнения.

В предлагаемом устройстве повышение

-помехоустойчивости синхронизации достигаетсв за счет более быстрой очистки регистра сдвига от сигналов на информационных позициях при одновременном сохранении или восстановлении синхросигналов .на синхронной позиции цикла. При этом реализуется оптимальный алгоритм вынесения решения, исходя из вероятностных характеристик канала связи и статистических харак-. теристик передаваемой информационной последовательности.

В том случае, когда значение результата сравнения становится равным или ниже порогового значения, в первый регистр 1 сдви: га записывается инверсное значение сигнала, а во второй регистр 2 сдвига — новое исходное значение результата сравнения.

Устройство для синхронизации по циклам, содержащее первый и второй регистры сдвига, выходы разрядов которых через дешифратор подключены к первому входу решающего блока, второй вход которого является

815946

Составитель Г. Челей

Техред А. Бойкас Корректор О. Билак

Тираж 898 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор Л. Кеви

Заказ 762/91 входом устройства, отличающееся тем, что, с целью повышения помехоустойчивости синхронизации, введены блок сравнения, формирователь сигналов результата сравнения, блок коррекции и управляемый инвертор, при этом второй вход решающего блока и выход первого регистра через последовательно соединенные блок сравнения, формирователь сигналов результата сравнения и блок коррекции подключены к одному из входов управляемого инвертора, к двум другим входам которого подключены соответственно выход первого реп4стра сдвига и второй вход решающего блока, а выход управляемого инвертора подключен к входу первого регистра сдвига, выход формирователя сигналов результатов сравнения подключен к входу второго регистра сдвига, выход которого подключен к второму входу .5 формирователя сигналов результата сравнения, к третьему входу которого подключен другой выход блока коррекции, к другому входу которого подключен выход решающего блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 510797, кл. Н 04 7/08, 1971.