Дифференцирующее устройство

 

Союз Советских

Социалистических

Республнн (u>817729 (61} Дополнительное к авт. свид-ву— (22) Заявлено03. 05. 79 (213 27б 0017/18-24 с присоединением заявки М— (23) Приоритет—

Опубликоваио 300381. Бюллетень 12 51 „,,(„з

G 06 G 7/186

Государственный нвинтет

СССР по аелам изобретений и отнрытий (53) УДК б81. 33 (088.8) Дата опубликования описания 300381 (72) Автор изобретения

Т.Л.Иетс

Тартуский филиал Центрального опытно-конструкторского технологического, бюро Гасударственного всесоюзного ордена

Трудового Красного Знамени научно-исследовательского: технологического института ремонта и эксплуатациимашинно-тракторного парка

1 (73) Заявитель (54) ДИФФЕРЕНЦИРУЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике.

Известны дифференцирующие устройства, основанные на вычислении. разности интегральных значений входного сигнала, взятых íà соседних интервалах времени (13 и f23 .

Известно устройство, содержащее реверсивный счетчик и схему управления режимом сложения-вычитания импульсов входной последовательности l1J.

Недостаток устройства - необходимость частотно-импульсной модуляции дифференцируемого сигнала и зависимость масштаба вычисляемой разности (производной) от интервала интегрирования.

Наиболее близким к предлагаемому является дифференцирующее устройство, содержащее аналого-цифровой пре-. образователь, реверсивный цифро-аналоговый преобразователь, регистор, коммутационные элементы и блок синхронизации 52).

Однако в этом устройстве также существует зависимость масштаба вычисляемой производной от длительности интервалов интегрирования. 30

Цель изобретения . — обеспечение независимости масштаба производной от времени усреднения.

Поставленная цель достигается тем, что дифференцирующее устройство содержащее блок синхронизации, блок индикации и . ..лючи, содержит генератор импульсов стабильной частоты, элемент И, триггер, два инвертораповторителя, первый интегратор, компаратор, два О-триггера, дешифратор, источник опорного напряжения и второй интегратор с ключом сброса в цепи обратной связи, вход устройства через последовательно соединенные первый инвертор-повторитель и первый ключ связан с первым входом первого интегратора, источник опорного напряжения через последовательно соединенные второй ключ, второй интегратор, второй инвертор-повторитель и третий ключ связан с вторым входом первого интегратора, выход которого подключен к первому входу компаратора, второй вход которого соединен с шиной нулевого потенциала, выход компаратора соединен с первым входом триггера и с О-входами О-триггеров, выходы триггера и генератора импульсов ста» бильной частоты соединены с соответ817729 ствующими входами элемента И, выкод которого подключен к первому входу блока индикации, выкод триггера соединен с управляющими входами третьего ключа и блока синхронизации, выход первого D-триггера с управляющиМ входом второго инвертора-повторителя и с первым входом дешифратора, выход второго D-триггера соединен со вторым входом дешифратора, выход которого, подключен к второму входу блока индикации, первый выход блока синхронизации соединен с управляющим входом первого инвертора-повторителя, второй выход — с управляющими входами первого и второго "ключей, третий— с управляющим входом блока индикации, четвертый — с управляющим входом дешифратора, пятый — с управляющим входом второго D-триггера, шестой— с управляющим входом первого б-триггера и с вторым входом триггера, седьмой †. с управляющим входом ключа сброса второго интегратора.

На фиг.1 представлена блок-схема предлагаемого устройства.

Устройство содержит вХод сигнала

1, первый инвертор-повторитель 2, ключи 3,4 и 5, интегратор 6 с входными масштабными резисторами 7 и 8 и интегрирующим конденсатором 9, компаратор 10, трнггер 11, элемент И 12, генератор 13 импульсов стабильной . частоты, блок 14 индикации, интегратор 15 с входным масштабным резистором 16iинтегрирующим конденсатором 17 и ключом 18 сброса, блок 19 синхронизации, источник 20 опорного напряжения, второй инвертор-повторитель

21,"дешйфратор 22,0-триггеры 23 и 24.

Устройство дифференцирует входной сигнал U(t), усредняя его изменение в определенное время. Производная сигнала 0 (t.) получается в соответствии с выражением

U () - jSL(t)at- 0(t) t) r(>t) „ ь г где ма -t =t -t - ийтервалы времени интегрирования (фиг.2).

Устройство работает следующим образом.

В начальном Состоянии выходные напряжения интеграторов 6 и 15 равны нулю, ключи 3,4 и 5 разомкнуты, ключ

18 эамкнут. В начале интегрирования блок 19 синхронизации замыкает ключи

3 и 5 и размыкает ключ 18. В течение первого интервала (t -й„) интегратор

6 интегрирует неинвертированное входное напряжение. В момент t1 сигналом с блока 19 инвертор-повторитель 2 переводится в инвертирующий режим, а 0-триггер 23 — в состояние, соответствующее полярности выходного сигнала компаратора 10. В течение второго интервала (t„ -t<) интегратор 6 интегрирует инвертированное входное напряжение. К моменту сд на интеграторе б накапливается найряжение, соответствующее изменяющейся части входного сигнала, одновременно в течение времени Т„ = и -t опорное напряжение Оьинтегрируется интегратором 15.

В моментС.г блок 19 подает импульс сброса на вход блока 14 индикации, а на входы триггеров 11 и 24 — импульс начала цикла компенсации и размыкает ключи 3 и 5, на выходе

0-триггера 24 появляется уровень, соответствующий знаку выходного напряжения компаратора 10 и управляющий работой второго инвертора-повторителя 21, на выходе триггера 11 появляется разрешающий уровень 1, который замыкает ключ 4, импульсы генератора 13 через элементы И 12 посту-. пают в блок 14 индикации, на выходе дешифратора 22 вырабатывается сигнал, соответствующий знаку производной, и

Щ подается в блок 14,, компенсация заряда интегратора 6 производится выходным напряжением интегратора 15 через инвертор-повторитель 21 до обнуления напряжения интегратора 6. В конце интервала компенсации срабатывает компаратор 10 и переводит триггер 11 в начальное состояние, элемент И 12 закрывается, сигнал с выхо- да триггера 11 размыкает ключ 4, а также (через блок 19) замыкает ключ

18 и возвращает интегратор 15 в начальное состояние. Время компенсации

Т измеряют, заполняя его импульсами постоянной частоты. Время компенсации

Т пропорционально среднему значению производной U ;t) = д U независимо от длительности .интервала интегрирования, поскольку компенсирующее напряжение, вырабатываемое интегратором

15, пропорционально интервалу интег40 рирования.

Формула изобретения

db

Дифференцирующее устройство, содержащее блок синхронизации, блок индикации и ключи, о т л и ч а ю— щ е е с я тем, что, с целью обеспечения независимости масштаба производной от времени усреднения, устройство содержит генератор импульсов стабильной частоты, элемент И, триггер, два инвертора-повторителя,первый интегратор, компаратор, два

О-триггера, дешифратор, источник опорного .напряжения и второй интегратор с ключом сброса в цепи обратной связи вход устройства через последовательно соединенные первый иывертор-повторитель и первый ключ связан с первым входом первого интегратора, источник опорного напряжения через последовательно соединенные второй ключ, второй интегратор, второй инвертор-повторитель и третий ключ связан с вторым входом первого

817729 интегратора, выход которого подключен к первому входу компаратора, второй вход которого соединен с шиной нулевого потенциала, выход компаратора соединен с первым входом триггера,. и с 0-входами Р-триггеров, выходы триггера н генератора импульсов стабильной частоты соединены с соответствующими входами элемента И, выход которого подключен к первому входу блока индикации, выход триггера соединен с управляющими входами третьего ключа и блока синхронизации, вы- . ход первого 0-триггера соединен с . управляющим входом второго инверто-ра-повторителя, и с первым входом дешифратора, выход второго Э-триггера соединен с вторым входом дешифра- тора, выход которого подключен к вто- рому входу блока индикации, первый выход блока синхронизации соединен с управляющим входом первого инвертора повторителя, второй выход — с управ» ляющими входами первого и второго ключей, третий — с управляющим входом. блока индикации, четвертый - c управляющим входом дешифратора, пятыйс управляющим входом второго 0-триггера, шестой — с- управляющим входом первого б-триггера н с вторым входом триггера, седьмой — с управляющим входом ключа сброса второго интеграЕ тора.

Источники информации, принятые во внимание при экспертизе

Х. Круг Е.К. и др. Цифровые регуляторы. "Энергия", 1966, с.216-217.

1$ 2. Гальперин Л.Н., Машкинов Л.Б, н

Невольниченко Б.И. Устройство для дифференцирования и интегрирования медленно изменяющихся электрических сигналов.-"Приборы н техника экспе-. римента", 1974, В 1.

817729 мц ®

Фиа2 Составитель Г.Осипов

Редактор К.Лембак Техред Н.Бабурка Корректор Н. Швьщкая

Заказ 1468/65 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 филиал ППП "Патент", r.Óæãîðîä,.óë.Ïðîeêòíàÿ,4