Вычислительное устройство

 

Союз Соаетскик

Социалистически к

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (u>824197

К АВТОРСКОМУ СВМДЕТЕЛЬСТВУ (61) Дополнительное к ввт. свид-ву— (22) Заявлено 0106.79 (21) 2773818/18-24 с присоединением заявки ¹(23) Приоритет

Опубликовано 230481. Бюллетень йо 15

Дата опубликования описания 230481. (51)М. Кл 3

G 06 F 7/49

Государственный комитет

СССР по делам изобретений н открытий (53) УДК 681.325 (088.8) (72) Автор изобретения

A-È. Гречишников

Таганрогский радиотехнический инс им. В.Д. Калмыкова (71) Заявитель (54 ) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО

Изобретение относится к вычисли- тельной технике и может быть исполь1 зовано в качестве узла ЭВМ для полу чения алгебраических сумм трех слагаемых и умножения на постоянные коэффициенты.

Известно устройство для последовательного алгебраического сложения и умножения на постоянный коэффициент, содержащее регистры хранения сомножителей, сумматоры, дешифрато- ры, элементы И (1).

Однако известное устройство имеет сложную структуру, и затраты оборудования íà его реализацию растут с ростом длины йспользуемой разрядной сетки.

Наиболее близким к предлагаемому по технической сущности является вычислительное устройство в избыточной системе счисления, содержащее сумматор-вычитатель, регистр сдвига, коммутатор, элемент И, элемент ИЛИ, причем вход первого операнда сумматора-вычитателя соединен с.шиной первого операнда устройства, вход второго операнда - с выходом первого элемента ИЛИ, первый вход которо го соединен с шиной второго операнда устройства, а второй вход — с вы ходом элемента И, первый вход элемента И соединен с первой шиной управления устройства, а второй вход— с выходом коммутатора, вход управления сумматора-вычитателя соединен со второй шиной управления устройства, а выход — с информационным входом регистра сдвига, разрядные выходы которого соедйнены с информационными входами коммутатора, вход управления которого соединен с третьей шиной управления устройства 23.

Недостатком известного устройства является отсутствие воэможности

15 умножения в неизбыточной системе счисления.

Цель изобретения — расширение функциональных возможностей за счет умножения в неизбыточной системе счисления .

Поставленная цель достигается тем, что устройство, содержащее первый сумматор-вычитатель, регистр сдвига, первый коммутатор, первый элемент И, первый элемент ИЛЙ, причем вход первого операнда сумматора-вычитателя соединен с шиной первого операнда устройства, вход второго операндас выходом первого элемента ИЛИ, перЗО вьтй вход которого соединен с шиной

824197 второго операнда устройства, а второй вход — с выходом первого элемента И, первый вход первого элемента И соединен с первой шиной управления устройства, а второй вход - с выходом первого коммутатора, вход управ1 ления первого сумматора-вычитателя соединен со второй шиной управления устройства, а выход - с информационным входом регистра сдвига, разрядные выходы которого соединены с информационными входами первого коммутатора, вход управления которого соединен с третьей шиной управления устройства, содержит второй коммутатор, второй сумматор-вычитатель, второй элемейт И, второй элемент ИЛИ, при 15 этом разрядные выходы регистра сдвига соединены. с информационными входами второго коммутатора, вход управления которого соединен с четвертой шиной управления устройства, первый 2р и второй входы второго элемента И соединены соответственно с пятой шиной управления устройства и выходом второго коммутатора, первый и второй вхо-. ды второго элемента ИЛИ соединены соответственно с выходом второго элемента И и шиной третьего операнда устройства, выход первого сумматора-вычитателя соединен со входом первого операнда второго сумматора-вычитателя, вход второго операнда сумматоратвычитателя соединен с выходом второго элемента ИЛИ, вход управления — с шестой шиной управления устройства, а выход — с выходной шиной устройства.

На чертеже представлена схема пред-35 ложенного устройства.

Схема содержит первый сумматор-вычитатель 1, регистр 2 сдвига, первый коммутатор 3, первый элемент 4 И, элемент 5 ИЛИ, шину 6 первого операн- g{) да устройства, шину 7 второго операнда устройства, первую, вторую и третью шины 8-10 управления устройства, второй коммутатор 11, второй сумматор-вычитатель 12, второй элемент

13 И, второй элемент 14 ИЛИ, четвертую и пятую шины 15 и 16 управления .устройства, шину 17 третьего операнда устройства, шестую шину 18 управления устройства, выходную шину 19 устройства.

Устройство работает следующим образом.

В режиме суммирования-вычитания по шинам 8 и 16 подаются сигналы, ко торые закрывают элементы 4 и 13 Й.. 55

Одновременно по шинам 9 и 18 на входы управления сумматоров-вычитателей

1 и 12 поцаются сигналы, определяющие выполняемую операцию (суммированиеили вычитание). По шинам б, 7 и 17 поступают последовательно коды трех операндов в порядке от младшего разряда к старшим. На выходе второго сумматора-вычитателя 12 и выходной шине 19 устройства образуется алгебраическая сумма операндов в зависимости от вида сигналов, поступающих по управляющим шинам 9 и 18.

Для осуществления режима умножения . на постоянный коэффициент в неизбыточной системе счисления на шины 8 и 16 устройства подается набор управляющих сигналов, который разрешает

l поступление информации с выходов коммутаторов 3 и 11 через элементы 4 и 13 И и элементы 5 и 14 ИЛИ на входы второго операнда сумматоров-вычитателей 1 и 12. В этом режиме работы операнды по шинам 7 и 17 не подаются. Множимое поступает по шине б первого операнда. Подача множимого. производится последовательным кодом в порядке от младших разрядов к старшим. Разряды суммы с выхода сумматора-вычитателя 1 поступают на вход регистра 2 и вход первого операнда сумматора-вычитателя 12. Информация с выходов регистра 2 поступает через коммутатор 3, элемент 4 И, элемент 5

ИЛИ на вход второго операнда первого сумматора-вычитателя 1, а через коммутатор 11, элемент 13 И и элемент

14 ИЛИ на вход второго операнда сумматора-вычитателя 12. Очевидно, разряд регистра 2, с выхода которого информация подается в сумматоры-вычитатели 1 и 12 .определяется сигналами, поступающими по шинам 10 и 15. В режиме умножения на постоянный коэффициент сумматор-вычитатель 12 работает в режиме вычитания. При этом вычитаемым является информация, поступающая с выхода регистра 2. На выходе сумматора-вычитателя 12 разряд за разрядом, начиная с младшего образуется произведение на постоянный коэффициент.

Ниже приведен численный пример работы устройства в режиме умножения на постоянный коэффициент. Пример приведен для обычной двоичной системы счисления. Пусть, например, требуется умножить число Х = 1011011 на постоянный коэффициент К = 10101010...

Результаты расчета, произведенного в соответствии с чертежом, сведены в таблицу.

824197 х. ч

1 р;.г

-й

Y-- 2

1У1

-М

-14 у у 2

1011011

110110

0 0

1 0

1 0

1 0

0 0 0 0 0 0

1 0 1 0 1 0

1 0 1 0 1 0

1 0 1 0 0 1

0 0 0 0 0 0

25 24 23 22 21 20 19 18 17 16 15 14 13

0 0 0 0 0 0 0 0

1 0 1 0 1 0 1 0

1 0 1 0 1 0 1 0

1 0 1 1 1

1 1 1 1 0 0 1 0

Первая строка таблицы содержит номера тактов рабс1ты устройства, совпадающие с номерами срабатываемых разрядов операндов. Обработка ведется в порядке от младших разрядов к старшим (в порядке возрастания номеров в разряде). Вторая строка содержит Разряды операнда Х = х х .i .õ = 20 — 1011011, поступающего разряд за разрядом на вход б первого операнда устройства. Сумматор-вычитатель 1 в данном случае реализует операцию сложения и представляет собой двоич- 25 ный одноразрядный комбинационный сумматор, выход переноса которого заведен через элемент задержки на один такт на один из своих входов. На другой его вход поступает операнд Х, а на третий — информация .с выхода элемента 5 ИЛИ. На выходе сумматора 1 образуются разряды суммы у ., приведенные в пятой строке таблицы. Эти разряды, задержавшись в регистре 2 на два такта, поступают через коммутатор 3, элемент 4 И и элемент 5 ИЛИ на вход сумматора 1. Этот операнд отражен четвертой строкой таблицы.

Третья строка содержит разряды переноса, возникающего в двоичном сум- 40 маторе 1, Таким образом, сумматор 1 производит сложение чисел, описываемых 2, 3, 4-ми строками таблицы. Образованные разряды у суммы поступают на втоРой вход второго сумматора-вы- 45 читателя 12, который в рассматриваемом случае реализует операцию вычитания информации, поступающей с выхода регистра 2 через второй коммутатор

-11, элемент 13 И, элемент 14 ИЛИ на вход вычитателя 12, иэ числа, поступающего с выхода сумматора 1.

Шестая строка таблицы содержит разряды числа, поступающего в вычитатель 12 из регистра 2. Это число представляет собой число у, сдвинутое влево на То или йное число разрядов, в зависимости от требуемой разрядности окончательного результата. В рассматриваемом примере произведен сдвиг на 16 разрядов влево. 60

Нижняя строка таблицы содержит окончательный результат, образующийся на выходе 19 устройства. Он представляет собой разность чисел, записанных соответственно в пятой и шестой

12 11 10 9 8 7 б 5 4 3 2 1 0 i

1 0 0 1 1 0 1 1 1

10100110111

1 0 1 0 0 1 1 0 1 1 1

1 строках. Таким. образом, получен окончательный результат умножения числа

1011011 на постоянный коэффициент

К = 1010101010101010, равный

111100101010100110111.

Из приведенного примера следует, что рассмотренное устройство может быть использовано для умножения на ряд постоянных коэффициентов вида

11 00

1II... 010... 010... 010..., (1) и где t — время задержки информации (в тактах) в цепи обратной связи. В рассмотренном примере =2. Умножение на коэффициент вида (2) осуществляется в том случае, когда сумматор-вычитатель 1 реализует операцию вычитания.

Таким образом, предлагаемое устройство кроме сложения-вычитания трех операндов позволяет производить умножение на постоянный коэффициент в неизбыточных системах счисления. Технико-экономический эффект в данном случае состоит в том, что увеличение разрядности результата не сказывается на затратах оборудования, потребного для изготовления данного устройства.

Простота реализации предлагаемого устройства имеет большое прикладное значение для целей создания, например, простых и точных цифровых фильтров цифровых интеграторов и т.д., где в большом количестве используются устройства умножения на постоянные коэффициенты. Простота реализации имеет особенно большое значение при создании БИС, включающих умножители

:на постоянные коэффициенты.

Формула изобретения

Вычислительное устройство, содержащее первый сумматор-вычитатель, регистр сдвига, первый коммутатор, первый элемент И, первый элемент ИЛИ, причем вход первого операнда первого сумматора-вычитателя соединен с шиной первого операнда устройства, вход второго операнда — с выходом первого элемента ИЛИ,, первый вход которого

824197

Составитель Г, . Плешев

Редактор Т. Киселева Техред N. Коштура Корректор Г. Наз арова

Заказ 2112/71 Тираж 745 Подписное.ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35> Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 соединен с шиной второго операнда устройства, а второй вход - с выходом первого элемента И, первый, вход первого элемента И соединен с первой шиной управления устройства, а второй вход — c выходом первого коммутатора, .5 вход управления первого сумматоравычитателя соединен со второй шиной управления устройства, а выход - с информационным входом регистра сдви.га, разрядные выходы которого соеди- нены с информационными вещами перво- 0

ro коммутатора, вход упрааления которого соединен с третьей. шиной управления устройства, о т л и ч а ю— щ е е с я тем, что, с целью расширения функциональных возможностей за 15 счет выполнения операции умножения в неиэбыточной системе счисления, устройство содержит второй коммутатор, второй сумматор-вычитатель, второй элемент И, второй элемент ИЛИ, при Щ этом разрядные, выходы регистра сдвига соединены .с информационными входами второго коммутатора, вход управления которого соединен с четвертой шиной управления устройства, первый и второй входы второго элемента И соединены соответственно с пятой шиной управления устройства и выходом -второго коммутатора, первый и второй входы второго элемента ИЛИ соединены соответственно с выходом второго элемента И и шиной третьего операнда устройства, выход первого сумматора-вычитателя соединен с входом пер

soro операнда второго сумматора-вычитателя, вход второго операнда второго сумматора-вычитателя соединен с выходом второго элемента ИЛИ, вход управления - c шестой шиной управления устройства, а выход - с выходной шиной устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 557363, кл. G 06 F 7/53, 1975.

2. Авторское свидетельство СССР по заявке Р 2585524/18-24 кл. G Об F 7/39, 1978 (прототип).