Квадратор

 

Сеюэ Советскик

Социанистическии

Респубики

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 826345 (61) Дополнительное к авт, саид-ву (5I)М. Кл.

G 06 F 7/552 (22}Заявлено 27.04.79 (2!) 2759099/18-24 с присоединением заявки JCt -. (23) Приоритет—

Веудвретеешай кеавтет

СССР вр делам изобретений. и еткрытвй (53) УДК 681, .325(088.8}

Опубликовано 30.04.81. Бюллетень Рй 16 Дата опубликования описания 10.05. 81 (72) Автор изобретения

B,Ë.ÁàðàHîâ (71) Заявитель

Ордена Ленина институт кибернет (54) КВАДРАТОР

Изобретение относится и автомати. ке и вычислительной технике и предназначено для возведения в квадрат двоичных чисел или последовательности импульсов.

Известен квадратор, содержащий счетчик-регистр, счетный вход которого через элемент задержки подключен к входной шине, а его выходы поразрядно через ключи подключены ко, та входам накапливающего сумматора, при- чем вход ключей соединен с входной шиной, а вход накапливающего суммато-. ра соединен со счетным входом. счетчика-.регистра (1 ).

IS

Недостаток такого квадратора saключается в росте аппаратурных затрат пропорционально разрядности счетчикарегистра и накапливающего сумматора, что усложняет его устройство при зна" чительном количестве разрядов.

Наиболее близким техническим решением к предлагаемому является ква-. дратор, содержащий сумматор, первый

2 вход которого соединен с выходом первого элемента ИЛИ, а второй вход и выход соответственно - с выходом и входом первого регистра сдвига, первый и второй входы первого элемента ИЛИ соединены соответственно с арямым.выходом второго регистра сдвига и со входом первого элемента saдержки.

Кроме того, устройство содержит два счетчика и блок умножения (2 ).

Недостатком этого устройства является его относительная сложность.

Цель изобретения — упрощение устройства.

Поставленная цель достигается тем, что в квадратор, содержащий сумматор, первый вход которого соединен с выходок первого элемента ИЛИ, а второй вход и,выход соответственно— с выходом и входом первого регистра сдвига, первый и второй входы первого элемента ИЛИ соединены соответственно с прямым выходом второго ре

8263

В исходном состоянии регистры 1 и

2 сдвига очищены, так как х = 0 и 411 хо2 = О, а триггер 6 находится в нулевом состоянии, так как на его инверсном входе действует единичный сигнал инверсного выхода регистра 2 сдвига.

На вход 10 квадратора подается последовательность импульсовах, которая представляет собой, например, поток выходных приращений цифрового дифференциального анализатора.

11ервый входной импульсах 4 поступает через элемент ИЛИ 7 на второй вход последовательно однорядного сум" матора 3, на первый вход которого последовательно, начиная с младших рязрядов, считывается двоичный код начального значения квадратичной функции хо О, В результате суммироваЯ. ния сумматором 3 образуется значение квадратичной функции на первом шаге.гистра сдвига и со входом первого элемента задержки, вход которого является входом квадратора, второй элемент задержки, введены триггер,. эле.мент И и второй элемент ИЛИ, первый вход которого подключен к прямому выходу второго регистра сдвига, инверсный выход которого соединен с одноименным входом триггера, инверсный выход которого соединен с пер- 10 вым входом элемента И, выход которого подключен ко входу второго регистра сдвига, а второй вход — к выходу второго элемента ИЛИ, второй вход которого через второй элемент задержки соединен с прямым выходом триггера,прямой вход которого подключен к выходу первого элемента задержки, На чертеже изображена структурна схема квадратора, Квадратор содержит два регистра

1 и 2 сдвига, сумматора 3, два элемента4 и5 задержки,триггер 6, два элемента ИЛИ 7 и 8, элемент И 9 и вход

10 устройства. 25

Квадратор реализует соотношение

x ° =х1 + 2х„ <+ 1, (1)

1,„, 1-4 х„=р дх.,m= l,2,3,... 1

1 где Ь х — входные приращения на

i-ом шаге вычисления;

x., х. — значенияаргумента на 1.-ом

1 1-4 и (1 — 1) -ом шагах вы2 Х числений соответственно; х., х — значения квадратичной

1 1-1 функциина i-оми,i - 1)-ом 35 шагах вычислений соответственно.

4S 4

Я. вычислений х 1 = 1, которое с выхода сумматора 3 .записывается в младший разряд регистра 1 сдвига, Спустя время задержки элементом

4, равное длительности действия входного импульса, первый входной импульс поступает на прямой вход триггера 6 и устанавливает его в единичное состояние, при котором íà его инверсном выходе устанавливается нулевой сигнал, закрывающий по первому входу элемент И 9, а на прямом выходе — едидиничный сигнал. Единичный сигнал с прямого выхода триггера 6, спустя время задержки элементом 5, равное длительности входного импульса, начи- . нает действовать по второму входу элемента ИЛИ 8 и поддерживает на выходе элемента ИЛИ 8 и втором входе элемента И 9 единичный сигнал.

Таким образом, к моменту считывания с выходов регистров 1 и 2 сдвига вторых разрядов начальных двоичных кодов хо= 0 и хо = О соответ2» ственно триггер 6 находится в единичном состоянии, на первом входе элемента И 9 действует нулевой сигнал, а на его втором входе - единичный сигнал.

Поскольку во втором разряде начального двоичного кода х 0 с выхода регистра сдвига 2 считывается нулевой код, то на его инверсном выходе появляется импульсный сигнал, который поступает на инверсный вход триггера 6 и возвращает его в нулевое состояние, открывая по первому входу элемент И 9.

Из-за задержки на длительность импульса элементом 5 единичного сигнала прямого выхода триггера 6 его предыдущего состояния, на вторых входах элементов ИЛИ 8 и И 9 действует также единичный сигнал на время длительности импульса. В результате на выходе элемента И 9 сформировывается импульсный сигнал, который записывается во второй разряд регистра 2 сдвига. Следующие разряды с выхода регистра 2 сдвига на его вход переписываются без изменения, так как на втором входе элемента ИЛИ 8 устанавливается нулевой сигнал прямого выхода триггера 6, а элемент И 9 открыт по первому входу единичным сигналом инверсного выхода триггера 6.

Ь это время содержимое разрядов регистра l сдвига, начиная со второФормула изобретения

5 82634 го, не изменяется, так как с прямого выхода регистра 2 сдвига считываются нулевые сигналы на второй вход элемента ИЛИ 7, на первом входе которого также отсутствуют сигналы ввиду окончания действия входного им. пульса h Х4 на вход 10.

Таким образом, после первого шага вычислений s регистре 1 сдвига сформировывается последовательный двоичный код результата x < = 1, а в ре» и гистре 2 сдвига — двоичный код удвоенного значения аргумента 2х4 = 2.

6торой входной импульс приращения hx< поступает с входа 10 на пер- д вый вход элемента ИЛИ 7, на второй вход которого поступает двоичный код удвоенного значения аргумента на предыдущем шаге вычислений 2х =

2. На выходе элемента ИЛИ 7 сфор- щ мируется двоичный код 011 (три), который поступает на второй вход сумматора 5.

Учитывая, что в первом разряде двоичного кода удвоенного значения аргумента 2 х ° „ всегда содержится нулевой код, поступающий на второй вход элемента ИЛИ 7, а на его первом вхо" де в первом разряде в каждом шаге вычислений действует входной импульс то элемент ИЛИ 7 выполняет функции формирования двоичного кода 2 х„. „ + 1.

Двоичный код 2 х„. „+ 1 с выхода элемента ИЛИ 7 суммируется сумматором

3 с последовательным двоичным кодом х „ 1, считываемым с выхода регист2.. ра 1 сдвига и результат x q записывается с выхода сумматора 3 в регистр

1 сдвига.

На втором шаге на выходе элемента

ИЛИ 7 действует двоичный код 011 (три, который суммируется с двоичным кодом предыдущего значения квадратичной функции 001 (один), считываемого с выхода РегистРа I сдвига. В реэульта- 4 те суммирования сумматором 3 на втором шаге вычислений сформируется двоичный код 100 (четыре), который записывается в регистр сдвига 1.

Одновременно с процессом вычисления квадратичной функции сумматором

3 в регистре 2 сдвига формируется удвоенное значение аргумента 2 х

На втором шаге вычислений второй входной импульс, действующий по входу 10 спустя время задержки элементом 4, установит чриггер 6 в единичное состояние, при котором на первом

S 6 входе элемента И 9 действует нулевой сигнал инверсного выхода триггера 6.

Элемент И 9 закрывается и в младшие разряды регистра 2 сдвига записываютcs нулевые коды до тех пор, пока триггер 6 не вернется в нулевое состояние, в которое его возвращает первый, начиная со второго разряда, нулевой код регистра 2 сдвига °

На втором шаге вычислений с выхода регистра 2 сдвига считывается двоичный код 010 (два). Первый, начиная со второго разряда, нулевой код содержится в третьем разряде регистра

2 сдвига, который приводят к форми" рованию на его инверсном выходе единичного сигнала, возвращающего триггер 6 в нулевое состояние.

Возврат триггера 6 в нулевое состояние приводит к формированию импульса на выходе элемента И 9, благодаря задержке элементом 5 единичного сигнала прямого выхода триггера б его предыдущего состояния. В результате на втором шаге вычислений в пер.вые два разряда регистра 2 сдвига записывается нулевой код, а в третий разряд - единичный код, что дает двоичный код 100 (четыреу.

Вычисления на последующих шагах выполняются согласно алгоритму (1 ) аналогичным образом.

Технико-экономические преимущества предлагаемого квадратора по сравнению с известным заключаются в упрощении устройства при сохранении высокой точности вычислений.

Квадратор, содержащий сумматор, первый вход которого соединен с выходом первого элементе ИЛИ, а второй вход и выход соответственно - с выходом и входом первого регистра сдвига, первый и второй входы первого элемента ИЛИ соединены соответственно с прямым выходом второго регистра сдвига и со входом первого элемента задержки, вход которого является входом квадратора-, второй элемент задержки, отличающийся тем, что, с целью упрощения, он содержит триггер, элемент И и второй элемент ИЛИ, первый вход которого подключен к прямому выходу второго регистра сдвига, инверсный выход коСоставитель Н.Шелобанова

Редактор С,Шевченко Техред А.Вабинец

Корректор Г, Решетник

Заказ 2516/70 Тираж 745

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб °, д. 4/5

Подписное

Филиал ППП Патент, г, Ужгород, ул, Проектная, 4

7 826345 8 торого соединен с,одноименным входом.. рого подключен к выходу первого элетриггера, инверсный выход которого ; мента задержки. соедичен с первым входом элемента И, выход которого подключен ко входу Источники информации, второго регистра сдвига, а второй принятые во внимание при экспертизе вход — к выходу второго элемента ИЛИ, l, Авторское свидетельство СССР второй вход которого через второй 11 475619, кл. G 06 F 7/38, 1972. элемент задержки соединен с прямым 2. Авторское свидетельство СССР выходом триггера, прямой вход кото- М 615475, кл. G 06 F 7/38, 1976.