Устройство для построения минимизи-рованного диагностического tecta

 

.оюэ с.оввтскик

Сощиалистическик

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ (щ830393 у(ф"

-"® в к лвтовскомю свидиильств (61) Дополнительное к авт. свид-ву (22) Заявлено 200 779 (21) 2 799 787/18-24 с присоединением заявки Йо (23) Приоритет

Опубликовано 15.05.81. Бюллетень No 18

Дата опубликования описания 1505.81 (511М. К„.

G 06 F 11/26

G 06 F 15/46

Государственный комнтет

СССР во аеяам нзобретеннй н открытнй (53) УДК 681 326 (088. 8) /

Н.Н.Новиков и Л.Б.Саркисов, .-„,., --. Ж-., ° g . г и

Э (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПОСТРОЕНИЯ МИНИМИЗИРОВАННОГО

ДИАГНОСТИЧЕСКОГО ТЕСТА

Изобретение относится к автоматике и контрольно-измерительной технике н может быть использовано для получения минимизированных проверяющих тестов и тестов поиска дефекта дискретных автоматов.

Известно устройство для контроля и поиска неисправностей комбинационных схем, которое содержит источник питания, блок фиксации неисправностей, коммутатор переменных логических функций, коммутатор переменных инверсных логическ.;х функций, выполненные матричными с двумя группами выходных шин. }ины одной группы яв- 15 ляются обшими для обоих коммутаторов и соединяются с соответствующими входными шинами в одном из включенных положений коммутирующих элементов.

Электронные ключи, управляющие входы 20 которых через элемент ИЛИ подключены к входам шагового коммутатора и к выходным шинам другой группы данного коммутатора, соединяющиеся с входными шинами в другом включенном положении тех же коммутирующих элементов, соединены с управляющими входами диагностируемой схемы. Нагрузкой диагностируемой схемы является блок фиксации неисправностей, 30 входы которого через коммутирующие элементы коммутатора конъюнкций подключены к одноименным входам шагового коммутатора, в каждом положении которого источник питания подключен одновременно к одной из входных шин одного матричного коммутатора совместно со всеми входными шинами и входами всех элементов ИЛИ другого коммутатора (11.

Недостатком этого устройства является невозможность получения минимизированного теста для схем общего вида.

Наиболее близким по техническому решению к предлагаемому является устройство для определения минимальных тестов контроля исправности релейных структур, которое содержит триггер, переключатели и источник питаяия, в котором счетный вход каждого триггера через замыкающий контакт соответст вующего первого переключателя и эамаКающий контакт общего переключателя соединен с положительной клеммой источника питания, нулевой и единичный входы каждого триггера через замыкающий контакт соответствующего второго переключателя и размыкающий контакт

830393,общего переключателя соединен с, + клеммой источника питания (2J.

Недостатком данного устройства является невозможность его применения для получения минимизированных тестов контроля сложных комбинационных схем.

Цель изобретения — расширение функциональных воэможностей устройст. ва и сокращение времени контроля 10 сложных дискретных автоматов.

Устройство осуществляет ввод выражения и автоматическое получение одного из минимизированных тестов для проверки дискретного автомата или поиска места дефекта.

Поставленная цель достигается тем, что в устройст.во, содержащее блок индикации и последовательно соединенные блок управления и блок памяти, введены блок суммирования, блок срав-:20 нения, блок логического умножения и блок инвертирования, причем блок суммирования своими входами соединен с первыми информационными выходами блока памяти, а выходом — со входом Я5 блока сравнения, первый и второй выходы которого подключены соответственно ко входу блока индикации и к управляющему входу блока памяти, второй информационный выход которого через бдок инвертирования, а третий информационный выход-непосредственно, подключены ко входам блока логического умножения, выход которого соединен со входом перезаписи блока памяти.

На чертеже представлена блох-схема устройства.

Схема устройства содержит блок 1 управления, блок 2 памяти, блок 3 суммирования, блок 4 сравнения, блок 40

5 инвертирования, блок б логического умножения, блок 7 индикации.

Блок 1 служит для введения с помощью коммутирующих элементов, расположенных в нем, в блок 2 дизъюнкций выра- 45 жения ПЕ. Блок 3 предназначен для суммирования числа единиц набора 1 или строки j,(единица соответствует наличию 1-того набора в j-ой диэъюнкции). Елок 4 предназначен для срав- 50 нения чисел единиц в дизъюнкциях,П 2„„ нахождения максимальной строки набора, входящего в максимальное число дизъюнкций. Блок 5 предназначен для инвертирования состояния наборов, входящих в "максимальную строку, т.е. для получения инвертированной строкй

Блок 6 предназначен для построчного г логического умножения информации инвертированной строки на информацию, соответствующую всем остальным стро- 40 кам, и записи результатов умножения в блок 1, в соответствующие строки.

Блок 7 предназначен для высвечивания номера набора, соответствующего "максимальной строке".

Устройство работает следующим образом.

В исходном положении оно обесточено, все коммутирующие элементы находятся в выключенном положении. Определяется табличным или аналитическим методом выражение П, . Полученная информация П7 вводится блоком 1 с помощью коммутирующих элементов в блок

2 матричного типа, горизонтальные шины (строки) которого соответствуют номерам наборов, вертикальные шины (столбцы) соответствуют порядковому номеру диэъюнкций в выражении П Е.

С подачей питания в блок 2 с помощью коммутирующих элементов блока вводятся дизъюнкции выражения ПЯ. Переброс i-ro триггера в блоке 2 соответст. вует наличию i-ro набора в j-ой дизьюнкции. После этого начинается подсчет единиц в блоке 3 по каждому набору входных переменных. Результаты суммирования сравниваются в блоке 4, где определяется набор входных переменных, имеющий максимальный результат суммирования, С блока 4 выдается команда на блок 7 для высвечивания первого тестового набора, вес состояния которого имеет максимальный результат суммирования максимальная строка, и одновременно выдается команда в блок 2 для перезаписи информации, соответствующей максимальной строке в блох 5. В блоке 5 информация, полученная с блока 2, инвертируется и записывается в блок б, в котором происходит поочередное умножение информации, записанной с блока 5, на информацию, соответствующую всем остальным строкам — наборам из блока 2.

При этом полученная информация после умножения записывается на прежнее место, в блок 2. Этот процесс повторяется до тех пор, пока все триггеры блока 2 не перебросятся в нулевое состояние. Когда это достигнуто, устройство заканчивает работу и высвечивает транспарант Конец работы .

Использование предлагаемого устройства позволяет получить минимизированный тест для схемы любой сложности; эа счет получения минимизированного теста уменьшить время контроля и расход ресурса проверяемых схем, т.е. Уменьшить материальные затраты. ,Формула изобретения

Устройство для построения минимизированного диагностического теста, содержащее блок индикации и последовательно соединенные блок управления и блок памяти, о т л и— ч а ю щ е е сятем,,что, с целью расщирения функциональных возможностей устройства, оно содержит блок суммирования, блок сравнения, блок логического умножения и блок инвертирования, причем блок суммирования

830393

Составитель В.Халчев

Редактор Л.Повхан . Техред A. Ач Корректор О.Билак

Заказ 3402/64 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 своими входами соединен с первыми информационными выходами блока памяти,а выходом — со входом блока

:сравнения, первый и второй выходы которого подключены соответственно ко входу блока индикации и к управляющему входу блока памяти, второй информационный выход которого через блок инвертирования, а третий информационный выход — непосредственно, подключены ко входам блока логического умножения, выход которого соединен со входом перезаписи блока памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

В 526834, кл. G 06 Р 11/00, 1974 .

2. Авторское свидетельство СССР

9 402869, кл. G 06 11/00, 1969 (прототип).

Устройство для построения минимизи-рованного диагностического tecta Устройство для построения минимизи-рованного диагностического tecta Устройство для построения минимизи-рованного диагностического tecta 

 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам для контроля электрического монтажа

Изобретение относится к вычислительной технике и автоматике и может быть использовано при построении средств контроля и диагностирования дискретных блоков радиоэлектронной аппаратуры

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам для контроля электрического монтажа

Изобретение относится к вычислительной технике

Изобретение относится к области испытания и контроля цифровых полупроводниковых интегральных микросхем (ИС) и может быть использовано в сборочном производстве электронных средств при входном контроле показателей радиационной стойкости ИС, содержащих запоминающие устройства (ЗУ)

Изобретение относится к ремонтному обслуживанию персональных компьютеров, а именно к диагностике работоспособности аппаратных средств и программного обеспечения

Изобретение относится к контрольно-измерительной технике и может быть использовано для обнаружения и указания места потенциально неисправного устройства, входящего в состав цифрового блока

Изобретение относится к области диагностики технических систем и может быть использовано при диагностике состояния технических систем различной степени сложности

Изобретение относится к средствам тестирования взаимосвязанных больших интегральных микросхем (БИС) на уровне плат в реальных условиях эксплуатации
Наверх