Микропрограммное устройство управ-ления

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ ЕТЕЛЬСТВУ

Союз Советских

Соцналнстнческнх

Реснубпнк

S

-.: » (61) Дополнительное к авт. свнд-ву— (22) Заявлено 30.1179 (21) 2844665/18-24 (51) М. Кл. с присоединением заявкн ¹ (23) ПриоритетG 06 F 9/22

Государствеииый комитет

СССР

IIo делам изобретеиий и открытий

Опублнковано 30.05.8 бюллетень № 20

Дата опубликования описания 3005.81 (53) УДК 681. 325 (088.8) В.И.Хроль, В.Н.Громов, A é.Грибовский и Б..ЛафЖ.р;,. д „1„

l (72) Авторы изобретения а !! (71) Заявитель (54) МИКРОПРОГРАММНОЕ -УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использо° вано в цифровых вычислительных машинах.

Известно устройство микропрограммного управления, содержащее блок памяти, дешифратор, регистры адреса (1).

Недостатком такого устройства яв,ляются большие затраты на оборудование.

Наиболее близким по технической сущности и достигаемому, результату к предлагаемому является устройство микропрограммного управления, содержащее блок сравнения, три блока памяти, 1а формирователь управляющих сигналов, блок синхронизации, регистр микрокоманд, регистр адреса, регистр кода ° операций (2 ).

Недостатком такого устройства яв- 20 ляется узйая область применения.

Цель изобретения — расширение области применения устройства, Поставленная цель достигается тем, что в микропрограммное устройство управления, содержащее регистр команд, блок,управления, два блоКа памяти, узел .сравнения, причем первый выход первого блока памяти соединен с первым информационным входом регист-3() ра команд, первый выход блока управления соединен с первым входом второго блока памяти, второй выход блока управления соединен с первым входом узла сравнения, третий выход блока управления является управляищии выхо;.. дом устройства, введены блок элементов И и сумматор, причем первый вход блока элементов И соединен с информационным входом -устройства, второй вход блока элементов И соединен с первым выходом сумматора, третий вход блока элементов И соединен с первым разрядным выходом регистра команд, который является информационным выходом устройства, первый выход блока элементов И соединен со вторьм входом узла сравнения, второй выход блока элементов И соединен с первым входом первого блока памяти, третий выход блока элементов И соединен со вторым входом второго блока памяти, четвертый вход блока элементов И соединен с четвертым выходом блока управления, первый вход блока управления соединен с управляющим вхо. дом устройства, второй вход блока управления соединен с первым выходом узла сравнения, второй выход узла сравнения второй выход узла сравне834699 ния. соединен с первым входом сумматора, второй вход сумматора соединен со вторым разрядным выходом регистра команд, третий вход сумматора соединен с пятым выходом блока управления, второй выход сумматора соединен с третьим входом блока управления, шестой выход блока управления соединен с управляющим входом регистра команд, седьмой выход блока управления .соединен со вторым входом первого блока памяти четвертый вход блока управления соединен, со вторым выходом первого блока памяти, пятый вход 6лока управления соединен с первым выходом второго блока памяти, второй выход второго блока памяти соединен со 15 вторым информационным входом регистра команд.

Поставленная цель достигается также тем, что блок управления содержит генератор тактовых импульсов, блок щ памяти, регистр адреса, два дешифратора, элемент И-ИЛИ, два элемента И, элемент ИЛИ, причем выход генератора тактовых импульсов соединен с первым входом блока памяти и с четвертым выходом блока, выход блока памяти соединен с информационным, входом регистра адреса, второй вход блока памяти: соединен с выходом элемента ИЛИ, первый и второй входы элемента ИЛИ соединены с выходами первого и второго элементов И соответственно, первые входы первого и второго элементов И соединены соответственно с первым и вторым выходами элемента И-ИЛИ, вторые входы первого и второго элементов 35

И соединены соответственно с первым и вторым разрядными выходами регистра ðåñà, третий разрядный выход регистра адреса соединен со входом первого дешифратора, четвертый разрядный 4О выход регистра адреса соединен co: входом второго дешифратора, выход первого дешифратора соединен с первым входом элемента И-ИЛИ, второй, третий, четвертый, пятый и шестой входы элемента И-ИЛИ соединены соответственно с первым, вторым, третьим, четвертым и пятым входами блока, первый, второй третий, четвертый, пятый и шестой выходы второго. дешифратора соединены соответственно с первым, вт срым, трет ьим, пятым, шестым и седьмым выходами блока.

На фиг. 1 приведена структурная схема предлагаемого устройства, на фиг. 2 блок управления.

Устройство содержит блок 1 элементов И, блок 2 и 3 памяти, блок

4 управления, узел 5 сравнения, регистр 6 команд, сумматор 7, информационный выход 8 устройства, информа- 60 ционный вход 9 устройства, управляющий вход 10 устройства, управлякщий выход 11 устройства.

Блок управления содержит генератор 12 тактовых импульсов, блок 13 65 памяти, дешифратор 14, элемент И-ИЛИ

15, элементы И 16 и 17, элемент

ИЛЙ 18, регистр 19 адреса, дешифратор 20 °

Для обеспечения работы устройства к блоку 4 по входу 10 каждого устройства ввода-вывода .(УВВ) поступают сигналы "Готов", "Занят", "Запрет", Сигнал "Готов" выдается при готовности данного (УВВ) к обработке информации, сигнал "Занят" выдается, если

,(УВВ) выполняет обработку информации, сигнал "Запрет" снимается либо одновременно с.выдачей сигнала "Готов", либо при наличии сигнала "Занят" если результаты решаемой данным (УВВ) задачи не используются при решении задач стоящих на очереди, Блок

4 выдает сигналы в УВВ по,выходу 11 о состоянии устройства.

Устройство обеспечивает выдачу с первых выходов регистра адресов операторов к УВВ в последовательности, соответствукщей приоритетам, команд, находящихся на данный момент времени в одном из блоков 2 или 3. Это обеспечивает реализацию параллельных вычис-. лителъных процессов, протекающих по одним ветвям, с процессами, протекающими по другим параллельным ветвям, в том числе и по ветвям содержащим. контуры, по которым процесс повторяется многократно.

Предлагаемое устройство управления работает следующим образом.

При поступлении команды от УВВ на блок 1 этим блоком производится запись команды в блок 2 или 3 и одновременно блоком 5 производится сравнение приоритета поступившей команды с числом1 хранимым на внутреннем регистре этого блока. Если число, характеризующее приоритет поступйвшей команды, меньше хранимого числа, то поступившее число записывается на внутренний регистр блока 5 ° В противном случае содержимое данного регистра не изменяется, При поступлении от УВВ следукщих команд их запись производится -аналогично. В результате на внутреннем регистре блока 5 фиксируется наименьшее число, соответствующее команде с наибольшим приоритетом из всех записанных в блок 2 или 3.

При отсутствии сигналов "Запрет" от всех УВВ блок 4 переключает свободный блок памяти 2 или 3 на запись, а заполненный командами - на считыв.ание. При переключении блоком 2 или

3 содержимое внутреннего регистра блока 5 переписывается на внутренний регистр сумматора, после чего на внут ренний регистр блока 5 записывается максимально возможное число.

По сигналам блока 4 производится последовательная пересылка команд из блока 2 или 3, включенного на считывание,в регистр 6.С регистра 6 чис834699 ла, характеризующие приоритет каждой команды, поступают на вход сумматора

7, где из них вычитается число, содержащееся на его внутреннем регистре. При разности, равной нулю, сумматор 7 сигнализирует блоку 4 о необходимости выдачи в УВВ адресной части данной команды. Если результат вычитания в сумматоре 7 не равен нулю, то разность и адресная часть команды с .регистра б записывается через блок 1 в блок памяти, включенный на запись .При этом разность с сумматора

7 поступает также на вход блока 5 и заносится на.его внутренний регистре ,если она меньше содержимого этого ре гистра. B противном случае содержи- 15 мое данного регистра не изменяется.

Если в процессе выбора команд с наибольшим приоритетом поступают команды от УВВ, то. этот процесс преры- вается на. время записи поступившей 20 команды s блок памяти 2 или 3.

Если из блока памяти,. включенного на считывание, выбраны все команды и все УВВ сняли сигналы "Запрет", то блоком 4 производится переключение этого блока на запись, ) а другого на считывание при этом процесс считывания продолжается. УВВ снимает сигнал "Запрет" после выполнения специальной команды, имеющейся,в ,программе решаемой данным УВВ задачи и определяющей дальнейшее направление вычислительного процесса.

Таким образом, предлагаемое устроиство управления обеспечивает расшире- 5 ние функциональных возможностей и повышение производительности ЦВС при., постановке и решении сложных, со многими параллельными ветвями и циклами задач.

Формула изобретения

1. Микропрограммное устрой ст во управления, содержащее регистр ко- 4g манд, блок управления, два блока памяти, узел сравнения, причем первый выход первого блока памяти соединен с первым информационным входом регистра команд, первый выход блока у управления соединен с первым входом второго блока памяти, второй выход блока управления соединен с первым входом узла сравнения, третий выход блока управления является управляющим 5 выходом устройства, о т л и ч а ю щ ее с я тем, что, с целью расширейия области применения, устройство содержит блок элементов И и сумматор, причем первый вход блока элементов И соединен с информационным входом уст- 60 ройства, второй вход блока элементов

И соединен с первым выходом сумматора, третий вход блока элементов И соединен с первым разрядным выходом регистра, который является информа- 65 ционным выходом устройства, первый выход блок а элемент ов И с оеди не н со вторым входом узла сравнения, второй выход блока элементов И соединен с первым входом первого блока памяти, третий выход блока элементов И соединен со вторым входом второго блока памяти, четвертый вход бло-. ка элементов И соединен с четвертым выходом блока управления, первый вход блока управления соединен с управляющим входом устройства, второй вход блока управления соединен с первым выходом узла сравнения, второй выход узла сравнения, соединен с первым входом сумматора,. второй вход сумматора соединен со вторым разрядным выходом регистра команд, третий .вход сумматора соединен с пятым выходом блока упрдвления, второй выход сумматора соединен с третьим входом блока управления, шестой выход блока управления соединен с управляющим входом регистра команд, седьмой выход .блока управления соединен со вторым входом первого блока памяти, четвертый вход блока управления соединен со вторым выходом первого блока памяти, пятый вход блока управления соединен с первым выходом второго блока памяти, второй выход второго блока памяти соединен со вторым информационным входом регистра команд.

2. Устройство по п, 1, о т л и ч а ю щ е е с я. тем, что, блок управления содержит генератор тактовых: импульсов, блок памяти, регистр адреса, два дешифратора, элемент И-ИЛИ два элемента И, элемент ИЛИ, причем выход генератора тактовых импульсов соединен с первым входом блока памяти и с четвертым выходом блока, выход блока памяти соединен с информационным входом регистра адреса, второй вход блока памяти соединен с выходом элемента ИЛИ, первый и второй входы элементов И соединены с выходом первого и второго элементов И соответственно, первые входы первого и второго элементов И соединены соответственно с первым и .вторым выходами элемента И-ИЛИ, вторые входы первого и второго элементов И соединены соответственно с первым и вторым разрядными выходами регистра адреса, третий разрядный выход регистра ад1 реса соединен со входом первого де-! шифратора, четвертый разрядный выход регистра адреса соединен со входом второго дешифратора, выход первого дешифратора соединен с первым входом элемент а И-ИЛИ, второй, третий, четвертый, пятый и шестой входы элемента И-ИЛИ соединены соответственно с первым, вторым, третьим, четвертым и пятым входами блока, первый, второй, третий, четвертый, пятый и шестой выходы второго дешифратора соединены соответственно с первым, вторым треть834699 им, пятым, шестым и седьмым выходажю блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 437073, кл. G 06 F 9/14, 1972.

2. Авторское свидетельство СССР

9 583435, кл. С 06 F 9/22, 1977 (прототип ) .

ВНИИПИ Заказ 4100/75

Тираж 745 Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная,4