Устройство для сборки печатныхплат

 

ОПИСАНИЕ

ИЗОБРЕТЕИИЯ

К АВТОРСКОМУ СВИДЕТИЗЬСТВУ (61) Дополнительное и авт. свид-ву— (22) Заявлено 050779 (21) 2784652/18-21 с присоединением заявки Йо

Союз Советских

Социалистических

Республик

tli}834952 (S> W K,3

Н 05 К 13/00

Государственный комитет

СССР но делам изобретений и открытий (23) Приоритет

Опубликовано 3005.81. Бюллетень Н9 20 (S3) УДК 621. 396. .6.002. 7 (088. 8) Дата опубликования описания ЗОЛ 5.81 (72) Авторы изобретения

М.A. Зискандович и Г.И. Широченко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СБОРКИ ПЕЧАТНЫХ

ПЛАТ

Изобретение относится к электротехники и может быть использовано для производства блоков радиоэлектронной аппаратуры на базе печатных плат.

Известно устройство для сборки печатных плат, содержащее монтажные посты, носитель информации с выходами по числу монтажных постов и блок управления носителем информации с входами по числу монтажных постов, причем каждый монтажный пост состоит из накопителя для радиоэлементов, блока подсветки коммутационного аппарата (1) .

Однако устройство не обеспечивает высокой йроизводительности и обладает узкими технологическими возможностями.

Цель изобретения — повышение производительности и расширение технологических возможностей. Поставленная цель достигается тем, что, в устройство для многоцелевой сборки печатных плат, содержащем монтажные посты, носитель информации с выходами по числу монтажных постов и блок управления носителем информации с входами по числу монтажных постов, каждый монтажный пост снабжен буфер- ным запоминающим блоком и блоком оперативной памяти, пЬдключенным сво5 им первым выходом к накопителю электрорадиоэлементов, вторым выходом ко входу блока подсветки, а .входом к первому выходу буферного запоминающего блока, в свою очередь, под10 ключенного первым входом к первому выходу блока коммутации, а второй вход - к выходу носителя информации, причем второй выход коммутационного блока подключен к одному из входов блока управления, а вход коммутационного блока ко Второму выходу буферного запоминак}щего блока

На чертеже изображена блок-схема устройства.

Устройство содержит N-монтажных постов 1, каждый из которых имеет накопитель 2 электрорадиоэлементов, блок 3 подсветки, коммутационный блок 4, буферный запоминающий блок

5 и блок 6 оперативной памяти, своим первым выходом подключенный к соответствующему накопителю 2 электрорадиоэлементов, вторым выходом к соответствующему блоку 3 подсвет. ки, а входом к первому выходу буфер834952 тов параллельно, а входом к выходу схемы ИЛИ.

Устройство сборки печатных плат работает следующим образом.

В исходном положении на выходе буферных запоминающих блоков 5 всех

N-монтажных постов, а также на обоих выходах блоков 6 оперативной памяти - логический нуль. Носитель информации оснащен какой-либо программс и сборки печатной платы или группой программ, имеющих свои кодовые номера. При помощи коммутацион-: ного блока 4 монтажник каждого из

И-монтажных постов 1 набирает номер требуемой программы сборки и через первый выход одновременно с тактовым сигналом с генератора вводит его в буферный запоминающий блок 5 по первому входу этого блока. Одновременно по второму выходу коммутацион20 ного блока 4 передается логическая

"1" на соответствующие входы схемы

ИЛИ блока 8 управлЕния. При этом на логическая "1" и носитель информа25 ции выдает на вторые входы буферных запоминающих блоков 5 соответствующих й-монтажных постов имеющуюся в носителе 7 информацию. При этом . монтажный пост воспринимает только ту программу или часть ее,.которая введена в схему сравнения кодов буферного запоминающего блока 5 этого монтажного поста, а остальные (М-1)монтажные посты принимают соответственно программы, введенные в их бу- ферные запоминающие блоки 5 соответ- ствующими коммутационными блоками 4.

Блок 6 оперативной памяти постро- 40 ен на стандартных элементах памяти типа "Триггер" и имеет на входе ячеек памяти дешифратор кода, поступающего с буферного запоминающего блока 5, а на выходе ячеек памяти логическую схему ИЛИ с повышенной нагрузочной способностью, подключенную первым выходом блока 6 опера- . тивной памяти к накопителю электрорадиоэлементов 2, а вторым выходом— к блоку 3 подсветки.

Схема ИЛИ блока 8 управления предназначена для управления носителем 7 информации и содержит й-независимых входов, которые нодключены ко вторым выходам коммутационцьис блоков 4 всех И-монтажных постов соответственно.

Носитель 7 информации пфищставляет собой устройство для многократ-, ного воспроизведения заранее нодго- @). товлеиной. и введенной в него программы или группы программ сборки печатных плат, подключенный выходом ко вторым входам буферных запоиинаю. щих блоков 5 всех й-монтажных посного запоминающего блока 5, первый вход которого подключен к первому выходу коммутационного блока 4, носитель 7 информации, своим выходом подключенный ко второму входу буферного запоминающего блока 5,-каждого из N-монтажных постов 1 и блок 8 управления, выполненный по схеме ИЛИ своими входами 9, подк1поченный ко вторым выходам коммутационных блоков

4, а выходом ко входу носителя 7 информации, причем второй выход буферного запоминающего блока 5 подключен ко входу коммутационного блока 4.

Коммутационный блок 4 содержит наборное поле и.генератор сигналов управления — тактов синхронизации, который может находиться в возбужденном или невозбуждеином состоянии, в зависимости от команд монтажника и с буферного запоминающего блока 5.

Буферный запоминающий блок пред ставляет собой регистр сдвига с последовательной передачей информации, построенный на.триггерных ячейках памяти и имеющее на входе регистра схему сравнения кодов и счетчик тактов, поступающих .от коммутационного блока 4 и от носителя 7 информации.

По окончании цикла приема новой части программы от носителя 7 и передачи старой части программы из буферного запоминающего блока 5 в блок 5 оперативной памяти, буферный блок 5 вырабатывает команду управления, которая переводит генератор коммутационного блока 4 в невозбужденное состояние. вход носителя 7 информации передается

Повторное воздействие на коммутационный блок 4 в любом из И-монтажных постов по. второму выходу подает логическую "1" на входы 9 схемы ИЛИ блока 8 урравления, а по первому входу сдвигает часть информации из буферного запоминающего блока 5 в блок 6 оперативной памяти, который по первому выходу выводит ее на накопитель 2 электрорадиоэлементов, показывающий ту ячейку, из которой необходимо брать электрорадиоэлементы для установки их на печатную плату, а по второму выходу — на блок

3 подсветки, индикатиоующий те места на печатной плате, куда необходимо установить эти электрорадиоэлементы.

После окончания сдвига информации из буферного запоминающего блока 5 в блок 6 оперативной памяти по второму гыходу буферного запоминающего бЛока 5, подключенного ко входу коммутационного блока 4, восстанавливается логический "О" на втором выходе коммутационного блока 4„ а значит и на входе 9 схемы ИЛИ блока 8 управления, подготавливающая: схему

ИЛИ для следующего этапа работы от соответствующего поста.

834952

Формула изобретения

Таким образом, каждый монтажный пост устройства сборки печатных плат, связанный с одним и тем же носителем информации 7, управляемым от общей для всех Й-мотнажных постов блоком

8, во времени развязаны, и производительность любого из М-.монтажников не влияет на производительность остальных работников, тем самым орщая производительность линии сборки печатных плат выше, чем у известной линии.

Эффективность предлагаемого изобретения тем вьаае, чем больше монтажных постов содержит линия сборки печатных плат и чем больше номенклатура как электрорадиоэлементов, у@та» навливаемых на печатные платы, так и самых печатных плат.

Устройство для сборки печатных плат, содержащее монтажные посты, носитель информации с выходами по числу монтажных постов и блок управления носителем информации с входа6 ми по числу монтажных постов, причеь каждый монтажный пост состоит иэ на копителя для радиоэлементов, блока подсветки и блока коммутации, о тл и ч а ю щ е е с я тем, что, с целью повышения производительности и расширения технологических воэможностей, каждый монтажный пост снабжен буферным запоминающим блоком и блоком оперативной памяти, при этом блок оперативной памяти подключен .первым выходом к накопителю электрорадиоэлементов, вторым выходом ко входу блока подсветки, а входом ; к первому выходу буферного запоминающего блока, первый вход которого подключен к первому выходу блока коммутации, а второй вход — к выходу носителя информации, причем второй выход коммутационного блока подключен к одному из входов блока уп20 равления, а вход коммутационного блока ко второму выходу буферного запоминающего блока.

Источники информации, принятые во внимание при экспертизе

1. Патент США Р Зб00785, кл. 29-203 В, 1975.

ВНИИПИ Заказ 4122/88

Тираж 889 Подписное

Филиал ППП "Патент", г.ужгород, ул.Проектная,4