Устройство для контроля параметров

 

842720 ф

15 если при П циклах контроля он признан тактовым не менее щ раз. Только после этого происходит переход к контролю следующего параметра Я.

Однако в случае неисправности для признания объекта по данному параметру "Неисправен" необходимо выполнить все и: циклов контроля. Получаемая при этом информация избыточна для классификации состояния объекта и 10 требует неоправданных затрат времени и расхода ресурсов.

Цель изобретения — повьппение достоверности контроля объектов и увеличение быстродействия устройства.

Поставленная цель достигается тем, I что устройство содержит первый и вто- рой блоки ключей, первый и второй регистры, третий счетчик, блок памяти, 20 первыи, второи, третии и четвертый элементы ИЛИ, первый и второй элементы И, триггер, элемент HE и элемент задержки, второй выход блока управления через последовательно соединенные гервый ре25 гистр и первый блок ключей подключен ко второму входу первого счетчика,а третий выход через последовательно соединенные второй регистр и второй блок ключей — ко второму входу второго счетчика, выход которого непосредственно,а выход первого счетчика через первый элемент ИЛИ соединен с первым входом блока управления и вторым входом бло9 ка управления входОм третьего счет35 чика„ вторым входом второго элемента

ИЛИ соответственно, выход второго элемента ИЛИ через элемент НЕ подключен к первому входу первого элемента И, выход которого соединен че40 рез блок памяти с третьим и непосредственно с четвертым входами блока управления, второй вход блока памяти подключен к выходу третьего счетчикар первый и второй выходы вы45 числителя ".îåäèíåíû с соответствующими входами третьего элемента ИЛИ, а также непосредственно и через последовательно соединенные четвертый элемент ИЛИ и триггер с соответ50 ствующими входами второго элемента

И, выход когорого подключен ко второ— му входу первого элемента ИЛИ, второй вход триггера соединен с четвертым выходом блока управления и вторыми входами первого и второго блоков ключей, пятый выход блока управления подключен ко второму входу четвертого элемента ИЛИ, ьыход третье го элемента ИЛИ через элемент задержки соединен со вторым входом первого элемента И.

На чертеже представлена блок-схема устройства.

Устройство содержит коммутатор 1, блок 2 преобразователей, вычислитель 3 с первым выходом 4 сигнала

"Исправно" и вторым выходом 5 сигнала "Неисправно"„ блок управления б с первыми 7,8 и 9, а также вторым

i0 третьим ll, четвертым 12, пятым

13 выходами команд управления и с первым 14, вторым 15, третьим 16 и четвертым 17 входами соответственно команд "Неисправен"и "Исправен", адреса повторяемой проверки>команды Повторение ., первый 18 и второй

19 счетчики, выполненные в виде счетчика-регистра, первый 20 и второй 21 регистры, первый 22 и второй

23 блоки ключей, первый 24, второй

25, третий 26 и четвертый 27 элементы

ИЛИ, первый 28 и второй 29 элементы

И, триггер 30, элемент 31 задержки, элемент НЕ 32, блок 33 памяти, третий счетчик 34, выполненный в виде счетчика-регистра, и объект 35 контроля.

В состав блока 6 управления входят узел 36 команд, выполненный в виде постоянной памяти, регистр 37 адреса, дешифратор 38 адреса> регистр 39 числа, счетчик 40 команд, выполненный в виде счетчика-регистра, узел 41 управления, формирователь 42, последовательности импульсов, элемент ИЛИ 43, узел 44 задержек времени, формирователь 45 сброса.

Устройство работает следующим образом.

Программа контроля заложена в узел Зб блока б и выполняется по-следовательно отдельными проверками в автоматическом режиме. Команды программы контроля считываются с узла 36 в соответствии с содержимым счетчика 40. Считывание очередной команды, формирование сигналов сопровождения (синхронизации)и увеличение содержимого счетчика 40 на единицу (с целью подготовки чтения очередной команды из узла ЗЯ осуществляется узлом 41. Работа этого узла активизируется сигналом с формирователя 42 и останавливается сигналом с выхода узла 44, с помощью которого организуются необходимые временные задержки между командами. При5 842720 чем запуск в работу узла 41 выполняется с другого выхода узла 44 через элемент ИЛИ 43. Формирователь

42 вначале формирует сигнал обнуления узла 44 и сигнал на выходе 12

5 блока 6, а затем активизирует работу узла 41. Временный сдвиг между сигналами на выходах формирователя

42 обеспечивает нормальную работу устройства. 10

Считываемая команда состоит из адресной части, поступающей на регистр 39. Информация с выходов 7-13 блока 6 передается в блоки устройства совместно с сигналами сопровож- 15 дения в соответствии с адресом, сформированным дешифратором 38.

Выходы объекта 35 подключаются через коммутатор 1 к блоку 2. Результат преобразования поступает на вход 20 вычислителя 3, куда предварительно заносятся с блока 6 по выходу 9 необходимые исходные данные и значения допусков контролируемых параметров ° На основании логической оценки появляется сигнал "Исправно" на выходе 4 блока 3, если контролируемый параметр находится в пределах допуска, или сигнал "Неисправно" на выходе 5 блока

3, если параметр оказывается за пределами допуска. Сигнал с выхода 4 пост пает на счетный вход счетчика 18, первый вход элемента ИЛИ 26 и первый вход элемента И 29, а сигнал с выхода 5 — на второй вход элемента ИЛИ 26 и первый вход четвертого элемента

ИЛИ 27.

Перед началом контроля группы параметров или одного параметра с выходов 10 и 11 блока 6 заносятся соответственно в регистры 20 и 21 коды, соответствующие числу повторения циклов контроля по результатам "Исправно и "Неисправно". временно команда "Повторение" поступает на вход 17 блока 6 и через элемент ИЛИ 43 на формирователь 42 и начинается повторный цикл контроля параметра.

Сигнал на выходе элемента ИЛИ 25 формируется в том случае, когда в результате повторения циклов контроля параметра на его входах появляются либо сигнал с выхода переполнения о счетчика 18 через элемент ИЛИ 24 (команда "Исправен ) либо сигнал с як хода переполнения счетчика 19 (команда "Неисправен" ), т.е. когда выполнено заданное число повторений и счетчики переполняются. Команда "Неисправен" поступает также на вход

14 блока 6 и затем на вход формирователя 45, и процесс контроля прекращается, элементы устройства устанавливаются в исходное состояние, в счетчике 34 фиксируется номер проверки, в которой получен результат о неисправности объекта.

У

Если в проверке заключение о испраьном состоянии объекта должно быть сделано только по совпадающим результатам "Исправлено", то сигнало с выхода 13 блока 6 через второй вход элемента ИЛИ 27 переключается триггер 30 в положение, запрещающее прохождение через элемент И 29 сиг55

Прежде чем начать очередную проверку с регистров. 20 и 21 информация переписывается сигналом с выхода 12 блока 6 через блоки 22 и 23 в счетчики 18 и 19,, а триггер 30 устайавливается в исходное состояние.Тогда, если первый. цикл контроля дает результат "Исправно", сигнал с выхода

4 блока 3 через элементы И 29 и ИЛИ

24 формирует команду "Исправен", которая поступает на вход 15 блока 6, свидетельствуя о исправном состоянии объекта по данному параметру. Одновременно сигнал с элемента ИЛИ 1Ä поступает на счетный вход счетчика -.

34,, увеличивая номер проверки на единицу. Команда "Исправен" с входа

15 через элемент ИЛИ 43 поступает на формирователь 42, йачинается очередной цикл работы блока 6.

При получении первого результата

"Исправно" сигнал с выхода 5 блока 3 увеличивает содержимое счетчика 19 на единицу, через элемент ИЛИ 27 перс-.— ключает триггер 30, запрещая прохождение сигнала Исправно" через элемент И 29, и через элементы ИЛИ 26, задержки 31 и И 28 формирует команду "Повторениеп, если на входе эпемента НЕ 32 отсутствует сигнал с элемента ИЛИ 25. Элемент 31 обеспечивает развязку во времени моментов формирования команды "Пвоторение" и сигнала на выходе элемента ИЛИ 25— сигнала запрещения повторения.

Команда "Повторение" поступает на вход блока 33 памяти и считывает в соотвествии с содержимым счетчика

34 начальный адрес проверки через вход 16 блока 6 в счетчик 44. Одно842720 реполнения.

Устро:. тство для контроля параметров, содержащее последовательно соединен.Lrp коммутатор, бпок преобразователей и вычисли гель, а также блок управления первые выходы KoTopGr o cooT т етств енпа irОдкл1оченьт тт перв Ому вхoдg

;-;оммутатора и ко вторым входам блока

;треобразов»телетт тт вьттттсдителя, первьттт выход ксторого соединен с первым

«ходом первого счетчика, а второй с первым входам в-араго счетчик», а ти ч а ю щ е е с я тем, что, с целью

ГОВЬтШЕНтт:, ОС i ОВЕрНОСТИ КОНтропя q устройство содержит первый и второй

oJ:.oKvi ключеи, первый и второй регистрьr, трет=тй счетчик, блок памяти, первыи, втором, третий и чегвертый элементы И. К, первыи и второй лементьт

И, трит ер, элемент НЕ и элемент задержки,, второй т1ьтх >тт блотта уттр»ттлетгия через последовательтто т оединетптьте первый регистр н первьпт блок к..ночей подкттточетт Ко второму входу первого счет-тика, » третий вход ° срез ттосленала "Исправно" с выхода 4 блока 3.

Очередной сигнал "Исправно" увеличивает содержимое счетчика 18 на единицу и, поступал на вход элемент»

ИЛИ 26, фермттрует Команду "Повторение, Сигнал переполнения счетчика

18 свидетельствует аб окончании циклов контроля объекта. по данному параметру с результатом "Исправен".

В общем спучае регтение о состоянии объекта но данному параметру принимается па выходу тога счетчика., катар тй раньше вырабатывает сигнал пеВ предлагаемом устройстве обес-- печиг-ается повышение достоверности контроля Объектов н универсальность з» счет возможности исполнения раличных условий многократногo,кОнтрО лл п»рам"-òið» при наименьших затратах сгеднего времени контроля.

5 l0

3тт 0

511 довательпо -соединенные второй регистр и второй блок ключей — ко второму входу второго счетчика, выход которого непосредственно, а выход первого счетчика через первый элемент ИЛИ соединены с первым входом второго элемента ИЛИ, первым входом блока управления и вторым входом блока управления, входом третьего счетчика, вторым входом второго элемента ИЛИ соответственно, выход второго элемента

ИЛИ через элемент HE подктночен к первому входу первого элемента И, выход которого соединен через блок памяти с третьим и посредственно с четвертым входами блока управления, второй вход блока памяти подключен к выходу третьего счетчика, первый и второй выходы вычислителя соединены с соответствующими входами третьего элемента ИЛИ, а также непосредственно и через последовательна сЬединенньте четвертый элемент ИЛИ и триггер с соответствующими входами второго элемента И, выход которого

ПОДКЛЮЧЕН KG BTOPOMÓ ВХОДУ ПЕРВОГО элемента ИЛИ, второй вход триггера соединен с четвертым выходом блока управления и вторыми входами первого и второго блоков клточей, пятый выход блока управления подключен ко второму входу четвертого элемента

ИХИ, выход третьего элемента ИЛИ

-aepes элемент задержки соединен со вторым входам первого э темента И.

Источники иифапмации, принятые ва внимание при экспертизе

1. Артеменко E. A. 1ирзттбеков. А.А.

Обеспечение высокой эффек-,ивности работы дискретных АСК и . редством алгоритмических мероприятий, Сб. Техническая диагностика, 11., "Наука", !

972.

2. Патент Франции 11 22 12255, кл. Я 01 Ц 31/28, Опублик. !975.

3. Патент США N: "3681578, кл, 235 153, Опублик. 1

4, Авторское свидете.err< 11 О

Н- 418833, кл. С 05 В 23/02, 1974 прототип).

842720

Составитель Ю. Гладков

Редактор Н. Кешеля Техред 3, Чужик Корректор О. Билак

Заказ 5097/56 Тираж 940 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород,ул, Проектная,4