Контролируемый двоично-десятичныйсумматор

 

Союз Советских

Социалистических

Респубпии

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ () 845156 (61) Дополнительное к авт. свид-ву (22) Заявлено 17. 07. 79 (21) 2798967/18-24 (51)М. Кл.з

С ПРИСОЕДИНЕНИЕМ ЗаЯВИМ йо

G 06 F 7/38

G F 11/00

Государственный комитет

СССР ио делам изобретений и открытий (23) Приоритет

Опубликовано 0707.81, Бюллетень ¹ 25

Дата опубликования описания 07. 07. 81 (53) УДК 681.3 (088. 8) 1

В.И. Корнейчук, В.К. Моллов, В.П. Тарасенко, !

Я.И. Торошанко и В.Х. Цонев 1

TF.ХЫ -:"." с SaliJl_#_a т;;:

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической револю ии (72) Авторы изобретения (71} Заявитель (54) КОНТРОЛИРУЕМЫЙ ДВОИЧНО-ДЕСЯТИЧНЫЙ СУММАТОР

Изобретение относится к области вычислительной техники и может быть использовано при построении ЦВМ повышенной надежности.

Известен контролируемый и-разрядный сумматор, содержащий в цепи контроля разряда два пороговых элемента (ПЭ) и логические элементы И, ИЛИ и HE (11. Недостатком этого контролируемого сумматора являются значительные аппаратурные затраты, так как каждый двоичный разряд контролируется в отдельности, а также невысокое быстродействие иэ-за использования многоуровневой логики.

Наиболее близким техническим решением к изобретению является десятичный сумматор с контролем,каж- дыи разряд которого содержит четырехраэрядный двоичныи сумматор, две схемы для формирования переноса, блок для коррекции суммы, сумматор по модулю 2, объединяющий выходы схем для формирования переноса, две четырех-вхоловые схемы нечетности для определения четности кодов входных операндов, семивходовую схему нечетности для определения четности нескорректированной суммы и шестивходовую схему нечетности с контрольным выходом (2) .

Десятичный сумматор контролируется с помощью предсказания четности для скорректированной суммы и сравнения ее с действительной четностью полученной суммы. ДублирОвание схемы для формирования переноса производится для того, чтобы неисправности при ее работе не вызывали необнаруживаемых ошибок.

Недостатком известного десятичного сумматора с контролем являются значительные аппаратурные затраты, а также невозможность обнаружения многократных ошибок, когда четность ошибочного результата совпадает с четностью истинного результата.

Целью изобретения являются уменьшение аппаратурных затрат и улучшение контроля за счет обнаружения двоичных ошибок.

Поставленная цель достигается тем, что в контролируемый двоичнодесятичный сумматор, содержащий и двоично-десятичных тетрад, входы операндов каждой тетрады соединены с группой входов устройства, выход переноса каждой i-й тетрады соединен со входом переноса (i+11-й

ЗО тетрады введен элемент ИЛИ, выход

845156 которого является выходом сумматора, а в каждую двоично-двсятичную тетраду сумматора дополнительно введены два пороговых элемента с порогом 1. Выходы всех пороговых элементов с порогом 1 соединены с соответствующим входом элемента ИЛИ.

Входы операндов первого, второго, третьего и четвертого разрядов каждой тетрады соединены с первыми и вторыми входами первого порогового элемента с весами, равными соответственно 1,2,4 и 8 и с первыми и вторыми входами второго порогового элемента с весами, равными соответственно -1,-2,-4 и -8. Выходы сумм первого, второго, треть<о и четвер- 15 того разрядов каждой тетрады соединены с первыми и вторыми входами первого порогового элемента с весами, равными соответственно -1,-2, -4, и -8 и с первыми и вторыми вхо- Щ дами 1,2,4 и 8. Вход переноса из предыдущей тетрады соединен с третьим входом первого порогового элемента с весом 1 и с третьим входом второго порогового элемента с весом -1. Выход переноса каждой тет25 рады соединен с первыми входами первого и второго пороговых элементов, веса которых соответственно равны 10 и -10.

На фиг. 1 изображена функциональ- 30 ная схема i-й тетрады двоично-десятичного сумматора, на фиг. 2 — работа схемы контроля одной тетрады.

Каждая -я тетрада двоично-десятичного сумматора содержит четырехразрядный двоичный сумматор 1, первый 2 и второи 3 пороговые элементы.

Весы входов порогового элемента 2 равны +1,+1,+1,+2,+2,+4,+4,+8,+8,-1, — 2, — 4,-8, и -10. нходы его с весами +1 соединены 49 со входами операндов первого (младшего) разряда а. и Ь и входом

11 переноса s „- „ i -й тетрады, входы с весом +2 соединены со входами операндов второго разряда а и b.

1.2 1 21

45 входы с весом +4 — .со входами операндов третьего разряда а„- и Ь„, входы с весом +8 — со входами операндов четвертого разряда а„.4 и b„4, а входы с весами -1, — 2,-4,-8 и — 10 5р подключены соответственно к выходам суммы первого (младшего) разряда с;, второго разряда с„., третьего

Разряда с„, четвеРтого Разряда с;4 и к выходу переноса Р i é тетрады.

Веса входов второго порогового элемента 3 равны -1,-1,-1,-2,-2, -4,-4,-8,-8,+1,+2,+4,+8,+10. Входы

его c весом -1 соединены со входами операндов младшего разряда а„.„ b)1 и входом переноса P; „ i-й тетрады, 60 входы с весом -2 соединены со входами операндов второго разряда а;.и Ь„ входы с весом — 4 — co входами операндов третьего разряда а„. и Ь., вхаль с весом R — ;o входами опе- 65 рандов четвертого разряда а и Ь

4 14 а входы с весами +1,+2,+4,q8 подключены соответственно к выходам суммы первого (младшего) разряда с;, второго разряда с;, третьего разряда с, четвертого разряда с.

1 з

14 и к выходу переноса P i-й тетрады.

1 Выходы первого и второго пороговых элементов 2 и 3 всех тетрад соединены со входами многовходового элемента ИЛИ 4, выход которого является выходом двоично-десятичного сумматора.

Устройство работает следующим образом.

Входы пороговых элементов 2 и 3 подключены таким образом, что при появлении ошибки на выходах суммы или переноса i-й тетрады сумма входных сигналов одного из пороговых элементов 2 и 3 превышает его порог, в результате чего на выходе этого порогового элемента появится единичный сигнал, вызывающий сигнал ошибки на контрольном выходе сумматора.

В приведенной таблице указаны все возможные единичные и двоиные ошибки сумматора и соответствующий пороговыи элемент, обнаруживающии конкретную ошибку.

В данном сумматоре схема контроля обнаруживает все единичные и двойные ошибки, а также большинство к-кратных ошибок, где к 3.

Работа -и Teтрады двоично-десятичного сумматора при отсутствии ошибок описывается равенством

А 1 8 ° +Р. =С Р1, (1) где Я и В„ — операнды i-й тетрады;

С; — сумма;

Р„ — < — перенос из младшей !!-1)-". тетрады

Р; — перенос, получающийся в i 1 тетраде. учитывая, что в ДдС применяется двоично-десятичный код "8,4,2,1", равенство (1) эквивалентно следующим равенствам:

9<< +4!. 2С +10. +Bb +4Ь 26 + "Ь! +1Р.

14 И э 12 М 14 «2 1 1 1

=ОС +4С. +20 +1с. +10p (2)

14 1Ъ

9(<414 Ь„.4) 4(0„ ф„з)+2(п 2 "„2) <(; „ Ь„, »

Отсюда следуют неравенств<. . которые равносильны следующим неравенствам:

845156

20

18 4 = 72

9(г Ь 4) 4(3 3 + (f24 1 2) (г (вс- -4c- -2с -c- -

14 г3 г1 11 1

-Э(а„.4 Ь„.,)-4гсг;3 Ь„,)-2(а; +1, )- (а;„ Ь;,)Очевидно, .что выполнение неравенства 5.1 контролируется первым пороговым элементом .2, а выполнение неравенства 5.2 — вторым пороговым элементом 3. При ложном появлении кода "О" вместо "1" на одном из выходов сумматора 1 левая часть неравенства 5.1 становится равной или больше 1, что вызывает срабатывание порогового элемента 2.

При ложном появлении кода "1" вместо "О" нарушается неравенство

5.2, что приводит к срабатыванию порогового элемента 3.

Для доказательства утверждения, что обнаруживаются все двойные ошибки, рассмотрим выражение,описывающее состояния выходных шин сумматора 1

8с. + 4с, + 2с ° + 1с- + 10р (б)

14 > 3 э. 1

При одновременном ложном появле- нии на двух выходных шинах кода "О" вместо "1" или "1" вместо "О" значение выражения (6) соответственно уменьшится или увеличится на величину (u + ч),где u v — веса шин с ложным кодом, т.е. u = 1,2,4,8,10;

v = 1,2,4,8,10; и

Это приводит к нарушению равенства (3), а следовательно, и одного иэ неравенств (5.1) (5.2), что вызовет сигнал ошибки. При ложном появлении кода "О" вместо "1" на одной выходной шине и появлении "1" вместо

"О" на другой, значение выражения (6) изменится на величину (u-v), 40 где и и v — веса шин с ложным кодом.

Поскольку и Ф ч (различные шины имеют разные веса), то всегда и-чФО, т.е. любая двойная ошибка изменит 45 значение выражения (6) и вызовет срабатывание одноГо из пороговых элементов 2 и 3.

Схема контроля обнаруживает также большинство многократных Ошибок,т.е. таких, для которых суммарное изменение кодов с учетом весов отлично от 0.

Для примера рассмотрим работу сумматора 1 на входном набоРе

A; = 1001, B; = 0101 H P . = О. При правильной работе на шинах суммы будет записано число с; = 0100, а на шине переноса р. = 1. !>ри появлении

1 на шине р сигнала "О" сумма входных кодов, подаваемых на пороговый 40 .) элемент 2, равна 10, что превышает

его порог срабатывания, и на выходе первого порогового элемента 2 появится сигнал ошибки. При одновременном ложном появлении кода "1" на 65 шинах с °, с; и с; и кода "О" за

1г- 1з, < шине с, сумг;: кодов, подаваемых на

13 первый пороговый элемент, больше порога срабатывания, что вызовет сигнал ошибки. Двойные ошибки так>хе будут обнару>кены одним иэ пороговых элементов 2,3 (см.таблицу).

Сравним количество контрольного оборудования известного и данного сумматоров..

Известный сумматор содержит в цепи контроля одной тетрады 2 четырехвходовых, шестивходовую и семивходовую схемы нечетности, сумматор по модулю 2 (двухвходовая схема нечетности) 2 схемы типа И и схему ИЛИ, дублирующие схему формирования переноса.

Минимальное количество двухвходовых схем нечетности для построения вышеуказанных многовходовых схем нечетности равно:

N = г (4-1)+(6-1)+ (7-1)+1=18

Количество схем ИЛИ-НЕ или И-НЕ для реализации этих схем Равно: (cM. 4>. Селлерс "Методы обнаружения ошибок в работе ЭЦВМ", с. 74, фиг.4.7, с. 5, табл. 4.1), В данном сумматоре количество логических схем в цепи контроля одной тетрады равно 2 (два пороговых элемента)..Известны пороговые элементы, построенные на основе одного транзистора и нескольких сопротивлений. !

)Ороговые элементы, реализованн е таким образом, по сложности соизмеримы, например, с элементом

ИЛИ-НЕ при одинаковом количестве

ВХОДОВ °

Проведем оценку по Квайну контрольного оборудования известного и данного сумматоров, учитывая вышеизложенные расчеты и примечания.

Для известного сумматора общее количество входов контрольных логических схем в одной тетраде равно

К = 72 ° 2 + 2 2 + 1 2, vI 38

Кф3 = 150.

Для данного сумматора получаем

Кд = 2 ° 14 = 28, где Кд — общее количество входов схем D цепи контроля одной тетрады.

Кроме уменьшения аппаратурных затрат в данном двоично-десятичном сумматоре увеличивается быстродействие контрольного оборудования.

Число логических уровней, через которые проходит сигнал от входа к выходу, в схеме контроля данного двоичного десятичного сумматора равно 2 (пороговый элемент, элемент

ИЛИ).

845156

Число логических уровней схемы контроля известного сумматора равно

М = (!од 4 +) (og 6 +

+ (l og 7) + 1 = 2+3+3+1=9. я.

Таким образом, время выявления ошибок в данном сумматоре меньше по сравнению с известным.

Следует заметить так>".е,что в известном сумматоре схема контроля подключается также и к внутренним точкам сумматора (ко входам схемы коррекции), что не позволяет контролировать таким способом сумматоры в интегральном исполнении, не имеющие выводов внутренних точек.

В данном сумматоре схема контроля подключается только ко входам и выходам сумматора, что дает возможность контролировать предложенным способом десятичные сумматоры всех

1 типов .

ФоРмула изобретения

Контролируемыи двоично-десятичный сумматор, содержащий и двоично-десятичных тетрад,входы операндов каждой тетрады соединены с группой входов устройства, выход переноса каждой

i — и тетрады соединен со входом переноса (i+1)-и тетрады, о т л и ч а ющ и и В .я тем, что, с целью уменьшения аппаратурных затрат, в сумматор введен элемент ИЛИ, выход которого является выходом сумматора, а в каждую двоично-десятичную тетраду сумматора дополнительно введены два пороговых элемента с порогом 1, причем выходы всех пороговых элементов с порогом 1 соединены с соответствующим входом элемента ИЛИ, входы опе-.

5 рандов первого, второго, третьего и четвертого разрядов каждой тетрады соединены с первыми и вторыми входами первого порогового элемента с весами, равными соответственно 1,2,4 и 8 и с первыми и вторыми входами второго порогового элемента с весами, равными соответственно -1,-2,-4 и -8, выходы сумм первого, второго, третьего и четвертого разрядов каждой тетрады соединены с первыми и вторыми входами первого порогового элемента с весами, равными соответственно -1,-2,-4,-8 и с первыми и вторыми входами второго порогового элемента с весами, равными соответственно 1,2,4 и 8, вход

20 переноса из предыдущей тетрады соединен с третьим входом первого порогового элемента с весом 1 и с третьим входом второго порогового элемента с весом 1, выход переноса каждой тетрады соединен с первыми входами пороговых элементов, веса которых соответственно равным — 10 и 10.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 500527, G 06 F 11/00, 1976.

2. Селлерс Ф. Методы обнаружения ошибок в работе ЗЦВМ. М., "Мир", 1972, с. 141, фиг.7.13 (прототип).

845156

Kad на //ыийе 0ши5ке на шине

Я ойных ошиАых

С44

Р С

С.

С/4 Í с

С/2

Р, С;

Са Р

0 0

3 3

0 3

3 2

2 3

0 0

2 2

0 0

0 3

/ 3

О 0

3 2

3 2

2 2

0 0,0

/ 3

3 2

0 /

2 3

0 /

3 2

2 3

2 2

/ 3

2 2

/ 0

2 3

2 2

/ 0

Фиг.2

Редактор Л. Утехина

Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретении и открытий

113035, Москва, Б-35, Раушская наб., д. 4/5

Заказ 4168/4

Филиал ППП "Патент", г. Ужгород, ул. Проектная,4 / 2

0 2 а /е,а ПЗ, срабааы1ающега при

Составитель И. Сигалов

Техред Н.Бабурка КорректорЛ. Иван