Устройство для сравнения кодов
<11849203
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
Союз Советских
Социалистических
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (51)М. Кл (22) Заявлено 09.07.79 (21) 2795131/18-24 с присоединением заявки ¹
1 (23) Приоритет
G 06 F 7/04
Государствеииый комитет
СССР по делам изобретений и открытий (53) У@К 681. 32 . S (088 . 8) Опубликовано 230781, Бюллетень № 27
Дата опубликования описания 23. 07. 81 (72) Авторы изобретения
Л.С. Хуршудян и И.Н. Чигарков "«
»
,с (71) Заявитель (54) УСТРОИСТВО ДЛЯ СРАВНЕНИЯ ГОДОВ
Изобретение относится к цифровой технике и может найти применение в ядерной электронике при построении многоканальных мажоритарных схем совпадений с цифровым отбором числа сработавших каналов регистрации.
Известны пороговые детекторы иэ
N наносекундного диапазона, основан" ..ные на преобразовании естественного числа M поступивших входных сигналов в двоичный код и последующем его анализе посредством соответствующих комбинационных схем, которые в вычислительной технике относят. к "схемам сравнения кодов". В этом устройстве число "сработавших" M из и каналов (N=16) преобразуется в четырехразрядный двоичный код (N а 8) и через три логических элемента И, связанных с тремя младшими по весу выходами дешифратора, подается на входы трехразрядного дешифратора.
Вторые сигнальные входы этих.эле- . ментов И подключены к инверсному, старшему по весу, четвертому выходу шифратора, к прямому выходу которого подключен один из выходных вентилей декодирующей схемы с приоритетом..
Устройство содержит также механический переключатель, с помощью котороro устанавливается порог селектирри. щих комбинаций (1).
Недостатком .такого устройства является его схемная сложность.
Наиболее близким к изобретению является устройство для сравнения кодов, содержащее декодирующий узел с приоритетом, построенный на логических элементах И, И-НЕ и ИЛИ. Схема этого узла при наличии на его (n+1) входах определенной кодовой комбинации, соответствующей наличию логических сигналов на M из N=2 входах шифратора,-выдает логические сигналы на М своих выходах, начиная с первого своего выхода. Устройство содержит также два механических переключателя и пропускатель логических сигналов с входом запрета.
С помощью первого переключателя сигнальный вход пропускателя подключается к тому выходу декодирующего узла,который выдает логический сигнал при условии, что не менее чем на M иэ й=2" входных каналов шифратора поступают логические сигналы. Таким образом устанавливается нижняя граница селектируемой кодовой комбинации.
С помощью второго переключателя вход запрета пропускателя логических сиг849203 налов подключается к тому выходу де- кодирующего узла, который выдает сигнал при условии, что íà (M+K) нз
N входных каналов шифратора поступают логические сигналы, Такнм образом устанавливается верхняя граница селектируемой кодовой комбинации (2) .
Недостатки известного устройства заключаются в необходимости использования в каждом конкретном случае специфических схемных решений при построении схемы декоднрующего узла, в появлении на выходе порогового детектора неверных импульсов короткой длительности по время переходных состояний на выходах кодировщика. В то же время задание границ кодовой комбинации с помощью механических переключателей является существенным недостатком как с точки зрения обеспечения необходимой помехоустойчивости устройства (в случае анализа 20 наносекундных импульсов), так с точки зрения обеспечения надежной работы устройства.
Крохе того, недостатком является отсутствие возможности задания границ кодовой комбинации программным путем.
Цель изобретения — повышение помехозащищенности устройства и расширение его области применения за счет заданий границ кодовых комбинаций программным путем.
Поставленная цель достигается тем, что в устройстве, содержащем шифратор, два селектора-мультиплексора, каждый из которых состоит из элементов И, ИЛИ, ИЛИ/ИЛИ-НЕ, причем каждый i é информационный вход селектора-мультиплексора, где = 1,2,..., и, соединен с первым входом i-го элемента И, выход каждого из которых подключен к i-му входу элемента ИЛИ, 40 выход которого соединен с выходом селектора-мультиплексора, j-й адресный вход селектора-мультиплексора, где j = 1,2,...,m, m = fi ogden), подключен -к входу j-ro элемента ИЛИ/ИЛИ- 45
HF. причем прямой выход каждого
j-го элемента ИЛИ/ИЛИ-НЕ соединен с ()+1)-ми входами (1,2,...,, ), и п П
2»" 222 2 50 и -ых элементов И, инверсный выход каждого j-го элемента ИЛИ/ИЛИ-НЕ под1 ключен к (j+2) ûì входам (- - + 1,...,, 55 и и
2,„),..., („+1,..., и) -го элементов
И, вход синхронизации селектора-мультиплексора соединен через элемент НЕ с (в+1)-ми входами элементов И, ис- 60 точник единичной логической константы, элемент И, элемент запрета,две группы элементов И, два задатчика границ кодовых комбинаций, к-A выход первого задатчика границ кодо- 65 вый комбинаций, где к = 1,2,..., (n-1) соединен с первым входом к-го элемента И первой группы, выход каждого к-ro элемента И подключен к второму входу (к+1)-го элемента И первой группы и к-Му информационному входу первого селектора-мультиплексора, каждый к-й выход второго задатчика границ кодовых комбинаций, где к = 1,2,...,(n-1), соединен с первым входом к-го элемента И второй группы, выход каждого к-ro элемента И второй группы подключен к второму входу (к+1) элемента И второй группы и к-му входу второго селектора-мультиплексора, вторые входы первых элементов
И первой и второй групп соединены с выходом источника единичной логической константы, информационные входы устройства соединены с входами шифратора, каждый j-й выход которого, где j 1,2,...,m, подключен к -ым адресным входам первого и второго селекторов-мультиплексоров, а+1 выход шифратора соединен с и-ми информационными входами селекторов-мультиплексоров, выход первого селекторамультнплексора подключен к информационному входу элемента запрета и первому выходу устройства, выход второго селектора-мультиплексора соединен с первым входом элемента И, втброй вход которого подключен к. управляющему выходу второго задатчика границ кодовых комбинаций, а выход — к второму выходу устройства и управляющему входу элемента запрета, выход которого соединен с третьимвыходом устройства, вход синхрони- . зации устройства подключен к входам синхронизации селекторов-мультиплексоров.
На чертеже представлена блок-схема.устройства для случая п = 8, m = kl од п) = 3.
Устройство содержит 2 -входовой (в=3) шифратор 1, к m входам которого в порядке возрастания .их разрядности подключены m адресных входов однотипных селекторов-мультиплексоров 2 и 3. Нулевые информационные входы мультиплексоров 2 и 3 связаны с (m+1)-м (старшим) выходом шифратора 1, а к каждому из оставшихся (2 и-1)=7 информационным входам мультиплексоров 2 и 3 подключены две группы логических элементов 4 и 5 И так, что, один из сигнальных выходов последнего (седьмого) в каждой из этих групп логических элементов 4 и 5 И подключен к источнику 6 постоянного уровня логической "1".. Остальные сигнальные входы первой группы логических элементов 4 И в линейном. порядке подключены к (2 -1) 7 выходным клемm мам задатчика 7 нижней границы кодовой комбинации, а к (2 -1)=7 выходным клеммам задатчика 8 верхней
849203 границы кодовой комбинации подключены остальные сигнальные входы логических элементов 5 И. Выход мультиплексора 2 связан с сигнальным входом элемента. 9 запрета, к входу запрета которого подключен выход мультиплексора 3.
При этом выход мультплексора 3 может быть связан с входом запрета элемента 9 через элемент 10 И, втоРой сигнальный вход которого может быть подключен к восьмой 2" -й выходной клемме задатчика 8, а стробируемые входы с мультиплексоров 2 и 3 связаны непосредственно.
Устройство работает следующим образом.
Границы селектируемой кодовой комбинации ("окно") устанавливаются путем подачи от задатчиков 7 и 8 уровня логического "0" на одну из своих соответствующих выходных клемм, 20 что приводит к блокировке всех предшествующих, кроме нулевого, младших по весу информационных входов каждого из мультиплексоров 2 и 3. При появлении на выходах шифратора 1 опреде- 5 ленной кодовой комбинации, которая может "отпереть" тот информационный вход мультиплексора 2, на который принудительно не подан уровень логического "0", на .выходе мультиплексо- ЗО ра 2 выделяется сигнал логической
"1". Этот сигнал передается на выход устройства, если на вход запрета элемента 9 не поступает сигнал ".1" от мультиплексора 3, т.е. если данная З5 кодовая комбинация (двоичный код) шифратора 1 не превосходит наперед заданную задатчиком 8 верхнюю границу "окна" селектируемых комбинаций.
Задание предельно верхней границы селектируемой комбинации осуществляется путем подачи от задатчика 8 уровня "0" на сигнальный вход последнего в группе элемента 5 И. При этом, за исключением нулевого информационного входа мультиплексора 3, блоки- 45 руются все остальные его информационные входы. огда все знаковые комбинации, которые выдаются шифратором
1 на адресные входы мультиплексора
3>не приводят к срабатыванию мультиплексора 3 и, следовательно, к блокировке элемента 9 запрета.
Мультиплексор 3 выдает сигнал запрета только в том случае, когда одновременно на все N входов шифратора 1 поступают логические сигнапы. Для случая m=8, m = plод,1п) = 3 . это приводит к появлению на выходах шифратора 1 двоичного кода 1000.
Благодаря подаче в этом случае на адресные входы М мультиплексора 3 40 кодовой комбинации 000, дается разрешение на пропуск сигнала "1" нулевого информационного входа мультиплексора 3, что приводит к блокировке элемента 9 запрета. 65 .
Когда необходимо зарегистрировать только те кодовые комбинации, которые соответствуют одновременному поступлению сигналов на все N входов шифратора 1, подобным образом от задатчика 7 на сигнальный вход последнего в группе элемента 4 И подается уровень "0", а Мультиплексор 3 блоки,руется, например, путем подачи от задатчика 8 уровня "0" на вход элемента 10 И. В тех случаях1 когда необходимо выключить устройство, уровI ни "0" подаются на одноименные клеммы задатчиков 7 и 8.
Уровень помех на выходе устройства практически полностью падает до пренебрежимой величины.
Противофазные выходы мультиплексоров 2 и 3 взаимно подавляют передачу на выход устройства неверных импульсов короткой длительности во время переходных состояний на выходе шифратора 1, а фиксация границ селектируемых комбинаций не связана с необходимостью коммутации сигнальных цепей в передающем тракте самого детектора, благодаря чему резко возрастает надежность устройства и существенно упрощается технология его изготовления.
Поскольку задание нижней и верхней границ-от задатчиков 7 и 8 производится в линейном позиционном коде, эта операция может осуществляться не только с помощью механического переключателя, но и с помощью m-разрядного дешифратора 2 различных команд, задаваемых ЭВМ уже в двоичном кое, . что расширяет область применения устройства.
Изобретение обеспечивает компактную реализацию на его основе программно-управляемых многоканальных мажоритарных наносекундных схем совпадений с цифровым отбором в стандарте KAMAK.
Формула изобретения
Устройство для сравнения кодов, содержащее шифратор, два селекторамультиплексора, каждый из которых состоит из элементов И, ИЛИ, ИЛИ/ИЛИ-НЕ, причем каждый i-й информационный вход селектора-мультиплексора, где i = 1,2,...,п, соединен с .первым входом i-ro элемента
И,. выход каждого из которых подключен к i-му входу элемента ИЛИ, выход которого соединен с выходом селектора-мультиплексора, j-й адресный вход селектора-мультиплексора, где 3 = 1,2,...,m> m = kloggn), подключен к входу j-го элемента
ИЛИ/ИЛИ-НЕ, причем прямой выход каждого j-го элемента ИЛИ/ИЛИ-НЕ сое849203 динен с (j+1)-ми входами (1,2,..., n и п п
2 -), (2 +. 1,...,-ф,..., (+ 1, ...; †„-)-ых элементов И, инверсный и выход каждого j-го элемента ИЛИ/
/ИЛИ-HE подключен к ()+2)-ым входам ,п
2gì Рп-
ro элементов И, вход синхронизации ,селектора-мультиплексора соединен 1Î через элемент НЕ с (m+1)-ми входами элементов И, источник единичной логической константы, элемент И; элемент запрета, две группы элементов И, два задатчика границ кодовых комбинаций, к-й выход первого задатчика границ кодовых комбинаций, где к = 1,2,..., (n-1), соединен с первым входом к-го элемента. И первой группы, выход каждого К-ro элемента И подключен к
20 второму входу (к+1)-го элемента И первой .группы и к-му информационному входу первого селектора-мультиплексора, каждый к-й выход второго зацатчика границ кодовых комбинаций, где к = 1,2,...,(n-1), соединен с первым входом к-го элемента И второй группы, выход каждого к-го элемента И второй группы подключен к второму входу (к+1) элемента И второй группы и к-ому входу второго се- ЗО лектора-мультиплексора, вторые входы первых элементов И первой и второй групп соединены с выходом источника единичной логической константы, о т,л и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности устройства и раоширения области его применения за счет задания границ кодовых комбинаций программным путем, в нем информационные входы устройства соединены с входами шифратора, каждый j-й выход которого, где
j 1,2,...,m, подключен к.j-ым адресным входам первого и второго селекторов-мультиплексоров, m+1 выход шифратора соединен с и-ми информационными входами селекторов-мультиплексоров, выход первого селекторамультиплексора подключен к информационному входу элемента запрета и первому выходу устройства, выход второго селектора-мультиплексора соединен с первым, входом элемента И, второй вход которого подключен к управляющему выходу второго задатчика границ кодовых комбинаций, а выход - к второму выходу устройства и управляющему входу элемента запрета, выход которого соединен с третьим выходом устройства, вход синхронизации устройства подключен к входам синхронизации селекторов-мультиплексоров.
Источники информации, принятые во внимание при экспертизе
1. IEEE Trans pn Nuclear M, 5с., 1972, Р 1, р. 526, fiq. 8.
2. Басиладзе С.Г. и гвоздев В.M.
ПТЭ, 1974, Р 6, с. 79, рис.З (про,тотип).
849203
Тираж 745 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Заказ б 094/б 3
Филиал ППП "Патент", г. Ужгород, ул. Проектная,4
Составитель В. Белкин
Редактор Г. Кацалап Техред A,Ач Корректор Г. Решетник т