Селектор импульсов

 

(54) СЕЛЕКТОР ИИПУЛЬСОВ

Изобретение относится к импульснои технике.

Известен селектор импульсов, содержащий два регистра сдвига, блок управления и ввода, логические элементы

И, генератор опорного сигнала Pl), Данный селектор импульсов не обеспечивает достаточной точности.

Наиболее близким по технической сущности к предлагаемому является селектор, содержащий входной элемент И, один вход которого соединен с входной шиной, второй вход соединен с первым входом переключателя и первым выходом блока управления, а выход - с первым входом блока памяти и первым входом элемента И, второй вход которого соединен с выходом блока памяти а

:третий вход — с вторым выходом блока управления, входы разрядов блока .памяти соединены с соответствующими выходами блока управления, а второй и третий входы блока памяти соединены с выходами переключателя, второй вход которого подключен к третьему выходу блока управления, четвертый выход которого соединен с первым вхо. дом выходного элемента И, а вход блока управления соединен с шиной сигнала сброса 2, Однако такое устройство обладает недостаточной точностью селектирования.

Цель изобретения — повышение точ ности селектирования отдельных импульсов.

Поставленная цель достигается тем, что в селектор, содержащий входной элемент И, одни вход которого соединен с .. входной шиной,второй вход соединен с первым входом переключателя и первым выходом блока управления,а выход — с

Первым входом блока памяти и первым входом элемента И,второй вход которого соединен с выходом блока памяти, а третий вход — с вторым выходом блока управления, входы разрядов блока памя, ра соединены с соответствующими вы8494 ходами блока управления, а второй и третий входы блока памяти соединены с выходами переключателя, второй вход которого подключен к третьему выходу блока управления, четвертый выход ко5 торого соединен с первым входом выходного элемента И, а вход блока управления соединен с шиной сигнала сброса, введены блок сравнения, сумматор рассогласования и элемент задержки, пер- 10 вый вход которого соединен с входом сумматора рассогласования и третьим выходом блока управления, второй вход сумматора .рассогласования подключен к выходу входного элемента И, а выходы 15 сумматора рассогласования соединены соответственно со вторыми входами выходного элемента И и элемента задержки, третий вход которого подключен xi шине сигнала запуска, а выход — ко вто-2О рому входу блока управления, пятый и шестой выходы которого соединены с первым и вторым входами блока сравнения, третий вход которого подключен к выходу элемента И, а четвертый вход- 5 к шине. сигнала, кода, блок сравнения содержит счетчик, входы которого соединены с первым и третьим входами блока сравнения, буферный регистр,-входы которого соединены со вторым и четвер-Зо тым входами блока сравнения, и сумматор по модулю два, входы которого подключены к выходам упомянутых счетчика и буферного регистра.

На чертеже изображена структурная электрическая схема селектора.

Описываемый селектор содержит блок

1 памяти, элементы И 2-4, переключатель 5, блок 6 управления, состояший из счетчика 7, дешифратора 8, 4р триггеров 9,10, элементов И 11 и 12, генератора 13, блока 14 сравнения, состоящего из счетчика 15, сумматора

l6 по модулю.;два,буферного регистра 17, сумматор IS рассогласования, элемент 45

19 задержки. Входной сигнал подан на шику 20, на шины 21, 22 и 23 поданы сигналы сброса, кода и запуска. Выходные сигналы снимаются с выходов 24 и 25. 50

Селектор работает следующим образом.

Под.действием внешнего импульса сброса, подаваемого на шину 21 счетчики 7 и 15 устанавливаются в нулевое исходное состояние, а в буферный регистр 17 с шины 22 вводится код, опре,деляющий длительность селектируемых

74 4 импульсов При этом, под действием возбужденной нулевой шины дешифратора .8 срабатывают твиггеоы 9 и 10.

Триггер 9 отключает элемент И 11, а триггер 10 обеспечивает установку переключателя 5 в положение "Запись", счетчика 7 и сумматора 18 рассогласований в режим сложения и обеспечивает отключение элементов И 12 и 3 на время, равное первой половине заданного строба. Внешний импульс "Запуск", поступающий на шину 23, пройдя чеоез элемент 19 задержки обеспечивает срабатывание триггера 9, который .подключает элемент И !1, при этом импульсы поступают на счетный вхоп счетчика 7, который вместе с дешифратором 8 последовательно формирует все адреса на адресных шинах блока l no которым записывается информация, поступающая с шины 20 через элемент И

4 в течение времени существования первой половины строба. Одновременно сумматор 18 рассогласований подсчитывает (точнее суммирует) количество квантованных импульсов, совпадающих с временем существования полезного сигнала. Последний адрес в первой половине строба, сформированный на

l выходе дешифратора 8, обеспечивает срабатывание триггера 10, который устанавливает переключатель 5 в положение считывания, счетчик 7 и сумматор рассогласования 18 — в режим вычитания и обеспечивает подключение элементов И 12 и 3 на время существования второй половины заданного строба, но при наличии импульсов на выходе элемента И 1), Счетчик 7 формирует последовательно все адреса относительно середины строба на адресных шинах запоминающего устройства 1, по которым из него выбирается информация, записанная в течение первой половины строба. Одновременно с этим в сумматоре 18 рассогласования из суммы квантованных импульсов, совпадающих вовремени с полезным сигналом в период существования первой половины строба, вычитается количество квантованных импульсов, совпадающих во времени с полезным сигналом в период существования второй половины строба. Результат вычисления (т,е. рассогласование) во время существования последнего адреса вводится в элемент 19 задержки (с запоминанием в нем) и выводится на выход 24 селектора импульсов.

Одновременно с этим счетчик 15 подсчитывает пары равноудаленных импуль сов, каждый из которых расположен в противоположных частях от временного положения середины строба, которые поступают с выхода элемента И 3.

При совпадении кода, формируемого на выходе счетчика 15 с кодом, записанным в буферном регистре 17,на вы-. ходе 25 селектора импульсов формирует-10 ся импульс, указывающий о наличии импульса заданной длительности в середине строба. При этом на выходе 24 формируется код, соответствующий нулевому или минимальному рассогласова- 1S нию который обеспечивает установку

9 средней задержки в элементе 2. При. отсутствии импульса на выходе 25, но при наличии импульса заданной длительности в стробе, временное расположе- щ ние которого смещено относительно се1редины строба в сторону первой (второй) половины строба . на выходе 24 формируется положительный (отрицательный) код рассогласования, который обес-25 печивает смещение строба в соответствующую сторону путем уменьшения(увеличения)задержки в элементе 19.Последний адрес во время существования второй половины строба, сформирован- Зо ный на выходе дешифратора 8, обеспечивает установку устройства в исходное состояние (T.å. действует как внешний "Сброс" ), После прихода следующего импульса "Запуск" цикл ра- з5 боты повторяется.

Формула изобретения

l. Селектор импульсов, содержащий входной элемент И, один вход которого соединен с входной шиной, второй вход соединен с первым входом переключате,ля и первым выходом блока управления, 4S а выход — с первым входом блока памя< ти и первым входом элемента И, второй вход которого соединен с выходом блока памяти, а третий вход — с вто849474 6 рым выходом блока управления, входй

:разрядов блока памяти соединены с соответствующими выходами блока управления, а второй и третий входы блока памяти соединены с выходами переклю» чателя, второй вход которого подключен к третьему выходу блока управления, четвертый выход которого соединен с первым входом выходного элемента И,а вход блока управления соединен с шиной сигнала сброса, о т л и ч а ющ н и с я тем, что, с целью повышения точности селектирования отдельных импульсов, в него введены блок сравнения, сумматор рассогласования и элемент задержки, первый вход которого соединен с входом сумматора рассогласования и третьим выходом блока управления, второй вход сумматора рассогласования подключен к выходу входного элемента И, а выходы сумматора рассогласования соединены соответственно со вторыми входами выходного элемента И и элемента задержки, третий вход которого подключен к шине сигнала запуска, а выход — ко

-второму входу блока управления, пя тый и шестой выходы которого соединены с первым и вторым входами блока сравнения, третий вход которого подключен к выходу элемента И, а четвертый вход †. к шине сигнала кода.

2. Селектор по и ° 1, о т л н ч аюшийся тем, что блок сравнения содержит счетчик, входы которого соединены с первым и третьим входами

Блока сравнения, буферный регистр, входы которого соединены со вторым и четвертым входами блока сравнения, ао и сумматор по модулю два, входы которого подключены к выходам упомянутых счетчика и буферного регистра.

Источники информации,,:принятые во внимание при экспертизе

1. Патент США У 3550017 кл. 340174, от 22.12.70.

2. Авторское свидетельство СССР по заявке 11 2539870/18-21, кл. Н 03 К 5/18 от 01.11.77.

849474

Составитель А. Артюх

Редактор Л, Веселовская Техред Ж.Кастелевич Корректор Г. Решетник .Заказ 7327 Тирам 988 Подписное

ВНИИПИ ГосУдарственного комитета СССР по делам изобретений и открытий

ll303 5 Москва Ж-35 Раушская наб, д. 4/5

Филиал ППП "Патент", г. Ухгород, ул. Проектная,4