Цифровой коррелятор

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ИТВЛЬСТВУ

Союз Советских

Социалистических

Республик но851412 (61) Дополнительное к авт. свид-ву (22) Заявлено 23. 10. 79 (21) 2859789/18-24 (я)м. нл с присоединением заявкм М?

G 06 F 15/336

Государственный номнтет

СССР по делам изобретений н открытнй (23) Приоритет

Опубликовано 300 81. Бюллетень Hо 28

Дата опубликования описания 30. 07. 81 (53) УДК 681.323 (088.8) (72) Автор изобретения

° .

М. Т. Абдулвалиев

Московский ордена Трудового Красного Знамени институт нефтехимической и газовой промышленности им. И.М. Губкина

4 (71) Заявитель (54) ЦИФРОВОИ КОРРЕЛЯТОР

Изобретение относится к цифровым устройствам для обработки данных и предназначено для корреляционного преобразования сигналов различного характера, в том числе и вибросейсмических.

Известен цифровой коррелятор последовательного действия, в котором в каждый момент времени вычисляется значение лишь одной ординаты корреляционной функции. Вычисленные значения ординат корреляционной функции последовательно. появляются на выходе коррелятора (1) .

Основным недостатком последова- 15 тельного коррелятора является низкое быстродействие.

Наиболее близким к предлагаемому по своей технической сущности является последовательный коррелятор, 20 .содержащий блок аналого-цифрового преобразователя блока памяти опорного и сейсмического сигналов, блок умножения, интегратор, преобразователь цифровых отсчетов и дешифратор. 25

Два последних блока используются для уменьшения разрядности отсчетов сейсмического сигнала.

После заполнения обоих запоминающих устройств (емкость которых

2 определяется числом отсчетов Н опорного сигнала) значения с их выходов поступают на блок умножения, затем частичные произведения поступают на интегратор, с выхода которого результат - одна ордината вычисленной корреляционной функции— отсылается на регистрацию. Цикл вычисления одной точки при этом равен интервалу квантования сейсмического сигнала f2).

При большой длительности исследуемых сигналов (как это имеет место, например, в вибрационной сейсморазведке) основным препятствием на пути построения цифровых последовательных корреляторов является относительно низкое быстродействие блоков суммирования и умножейия. Низкое быстродействие традиционных арифметических блоков объясняется тем, что результаты всех операций, в том числе и промежуточных, представляются в двоичном позиционном коде. При этом у быстродействующего матричного перемножителя время, затрачиваемое на получение одного частного произведения, складывается из времени, необходимого на получение матрицы однораз851412 рядных логических произведений, и времени, необходимого на преобразование этой матрицы в двоичный позиционный код (время распространения переносов).

У сумматора время, затрачиваемое на получение суммы двух слагаемых, складывается из времени Т, необходимого на получение одноразрядных значений суммы данного разряда и переноса е в следующий разряд, и времени T„, необходимого на преобразование о одноразрядных значений суммы и переноса в двоичный позиционный код.

Для вычисления одной ординаты корреляционной функции по традиционной схеме необходимо затратить вреMR

Т„ =И (Т ФТ И+Toz+ Imps)

Цель изобретенгля — увеличение быстродействия коррелятора.

Поставленная цель достигается тем, что в цифровой коррелятор,содержащий аналого-цифровой преобразователь, первый и второй входы которого являются входами коррелятора, а первый и второй выходы подключены соответственно ко входам блоков памяти опорного и исследуемого сигналов, выходы которых соединены со входами соответствующих буферных блоков пагляти, введены блок элеглентов И, бляк счетчиков положительных значений, блок счетчиков отрицательных значений и блок .накопления, первый и второй выходы буферных блоков памяти подключены соответственно ко входам блока элеглентов И, первый и второй выходы которого подключены соответственно ко входам блоков счетчиков положительных и отрицательных значений, выходы которых соединены соответветственно с первым .и вторым входами блока накопления.

На чертеже представлена блок-схема предлагаемого коррелятора.

Устройство содержит аналого-цифровой преобразователь 1, блок 2 памяти опорного сигнала, блок 3 памяти исследуемого сигнала, блок 4 памяти опорного сигнала, буферный блок 5 памяти исследуемого сигнала, блок 6 элементов И, блок 7 счетчиков положительных значений, блок 8 счетчиков отрицательных значений, блок 9 накопления матрично-позиционйого преобразователя (для упрощения блок управления и его связи ие показаны). и качестве внутренних форматов

«оррелятора используются совокупности одноразрядных чисел, над которымн производятся все внутренние операции. Произведение при этом задается как матрица с числом одноразрядных элементов равным m, где разрядность сомножителей. Накопление частных произведений в матричном виде производится с помощью матриц двоичных счетчиков, причем каждый счетчик служит для накопления лишь одного элемента матрицы.

На один из входов матрицы элементов

И подаются значения множимого, на второй — множителя, на третий — тактовый импульс. Выходы матрицы элементов И подключены ко входам счетчиков.

В этом случае при подаче одного тактового импульса (за время Трм равное периоду максимальной тактовой частоты счетчиков) выполняется сразу парная операция умножение-сложение, результат которой представлен в матричном виде.

Каждая ордината корреляционной функции (в матричном виде) вычисляется за время Т, Ф равное и Т„м..

Преобразование матричного результата в позиционный код необходимо произвести лишь один раз в конце цикла вычислений для данной точки.

Тогда полное время Т„@ вычисляется по формуле

М

"кфм= и ои+Ъ м

Тпрм " "oM

40 и тогда можно считать, что

Т„ф„= и Т,г

5S

5

Учитывая то, что

- oM i o npy oc Typo.) а также то, что

Тп м < oI приходим к выводу, что Т„ф®„ Т.,ф, При .больших значениях и (как, например, это имеет место в вибрационной сейсморазведке,. где N Ж 400016000) При такой органиэации вычислительного процесса внутреннее быстродействие коррелятора ограничивается, в основном, лишь предельными тактовыми частотами счетчиков и, следовательно, значительно выше быстродействия известных корреляторов.

Устройство работает следующим образом.

Опорный и исследуемый сигналы поступают со входного блока аналогового преобразователя 1 соответственно в блок 2 памяти опорного сигнала и в блок 3 памяти исследуемого сигнала. Емкость обоих запоминающих устройств определяется количеством отсчетов и опорного сигнала и разрядностью в входных данных. Для согласования по быстродействию между блоками 2 и 3 и блоком 6 матриц элементов И введены буферные блоки памяти 4 и 5 для опорного и исследу851412 емого сигналов. Наиболее целесообразно выполнять блоки 4 и 5 в виде групп сдвиговых регистров. С выходов блоков 4 и 5 и отсчеты поступают на блок элементов И, который формирует произведение. в виде матрицы из m одноразрядных чиселэлементов. В завксимости от знака . роизведения полученнйй результат (матрица) поступает либо на блок 7 счетчиков положительных значений, либо на блок 8 счетчиков отрицательных значений. Каждый из этих блоков состоит из m k --разрядных счетчиков, где к = log N. Применение двух групп счетчиков для накопления отдельно положительных и отрицательных произведений вызвано тем, что при использовании одной группы реверсивных счетчиков резко падает общее быстродействие коррелятора (так как Т;„p g7 То„ ). .После накопления в счетчиках N матричных произведений, формирующих одну точку корреляционной функции, значения, хранящиеся в счетчиках, поступают в блок 9 накопления или матрично-позиционного преобразования

В блоке 9 происходит преобразование суммы матричных произведений в позиционное двоичное число — ординату корреляционной функции.. Для реализации такого преобразования, необходимо просуммировать значения всех счетчи. ков с учетом знаков и сдвигов друг относительно друга их содержимого.

Блок 9 может быть выполнен в различных вариантах.

Матрица сумматоров, одновременно суммирующая значения всех счетчиков.

Этот вариант дает минимальную величину Т рщ, но требует большого объема оборудования (а).

Один сумматор и система мультиплексоров, в этом случае все сложения в отличие от варианта (а) производятся последовательно. Время T увеличивается, но объем оборудования мал (б).

Если допустимо получение приближенной оценки корреляционной функции за счет отбрасывания младших разрядов результата (при больших N, когда разрядность результата достаточно велика) то БМПП может быть реализован на счетчиках.В этом слу-. чае исполЬзуется свойство деления частоты вдвое каждым последующим разрядом счетчика. Начиная с какогото разряда i, выполняется неравенство

Т;/m ът

Ом у где Т вЂ” период частоты i-ro раэря% да;

m — количество счетчиков в группе одного знака.

Тогда можно с помощью тактируемого мультиплексора производить опрос состояния i-ых разрядов всех счетчиков в группе одного знака и сводить их показания в базовые счетчики положительных и отрицательных значений. В свою очередь, показа- " ния этих двух базовых счетчиков, 5 начиная с какого-то разряда можно свести в один реверсивный счетчик, который и содержит приближенную оценку корреляционной функции (в). !

О Если дополнить в варианте (в) младшие j разрядов матрицей сумма,торов, можно получить точный результат, Конкретный вариант БМПП (или их комбинация) выбирается в зависимости

15 от требований, предъявляемых ко времени преобразования Т Q объему прм., оборудования и точности вйчислений.

Оптимальное соотношение между его быстродействием и объемом оборудования достигается при больших значениях N (несколько. тысяч) и малых значениях.m (m 3-6).

Основным преимуществом предлагаемого коррелятора перед известным является более высокое быстродействие. Это обстоятельство позволяет при точности вычислений и объеме оборудования, сравнимыХ с характе ристиками известных корреляторов, существенно повысить производительЗО ность работ. Например, если известо ный коррелятор является двенадцати канальным, то предлагаемый может быть сорокавосьмиканальным, т.е. в

4 раза более производительным.

35 Формула изобретения

Цифровой коррелятор, содержащий аналого-цифровой преобразователь, первый и второй входы которого являются входами коррелятора, а первый

40 и второй выходы подключены соответственно ко входам блоков памяти опорного и исследуемого сигналов, выходы которых соединены со входами соответствующих буферных блоков памяти, 45 отличающийся тем, что, с целью увеличения быстродействия, в него введены блок элементов И, блок счетчиков положительных значений, блок счетчиков отрицательных значений и блок накопления, первый и второй выходы буферных блоков памяти подключены соответственно ко входам элементов И, первый и второй выходы которого подключены соответственно ко входам блоков счетчиков положительных и отрицательных значений, выходы которых соединены соответственно с первым и вторым входами блока накопления.

Источники информации, щ принятые во внимание при экспертизе

1. Грибанов Ю.И. и др. Автоматические цифровые корреляторы. М., "Энергия", 1971, с, 137-148.

2. Авторское .свидетельство СССР

g5 В615439,кл .G 01 Ч 1/29,1976(прототип).

851412

Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6360/69 филиал ППП "Патент", r. Ужгород, ул. Проектная,4

Составитель В. новинский

Редактор Н. Безродная Техред Н. Келушак Корректор В. Синицкая