Устройство для логической обработки и вычитания двоичных чисел

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 061279 (21) 2847381/18-24 (5 ) М" Кл с присоединением заявки Но (23) ПриоритетG 06 F 7/38

Государственный комитет

СССР. ио делам изобретений и открытий

Опубликовано 15.08.81. Бюллетень М 30

Дата опубликования описания 150881 (53) УДК 881. 3 (088. 8) (72) Авторы изобретения

A.È. Аспидов, В.Д. Козюминский, В.A. М и А.Н. Семашко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ЛОГИЧЕСКОЙ ОБРАБОТКИ

И ВЫЧИТАНИЯ ДВОИЧНЫХ ЧИСЕЛ

Изобретение о носится к вычислительной технике и может использоваться при конструировании устройств обработки цифровой информации.

Известно устройство для вычитания двоичных чисел, содержащее два сумматора, элемент задержки, ключ, элементы И, ИЛИ, информационные входы, вход заема, выход результата и выход заема (1).

Недостатком данного устройства является то, что оно выполняет только одну арифметическую операцию— вычитание. Реализация только одной

Операции ограничивает область Применения устройства.

Наиболее близким к предлагаемому является устройство, содержащее два коммутатора, выходы которых являются выходами устройства, управляющие входы коммутаторов попарно объединены и подключены ко входам устройства, информационные входы коммутаторов являются входами устройства. устройство при подаче íà его управляющие входы двоичных сигналов А и В, а. на его информационные входы сигналов 0 и 1, образующих соответствующие коды настройки, реализует любые логические операции переменных A и В (21. недостатком данного устройства является то, что оно не реализует арифметических операций, например операции вычитания A-В или В-А, что ограничивает область применения устройства.

Цель изобретения — расширение области применения устройства путем реализации в нем операций вычитания кодов двоичных чисел.

Поставленная цель достигается тем, что в устройство для логичесf5 кой обработки и вычитания двоичных чисел, содержащее два коммутатора, управляющие входы которых попарно объединены и подключены к информационным входам устройства, а инфор20 мационные входы являются управляющими входами устройства, в устройство введены элементы нЕ, ИЛЙ, И н ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом результата устройства, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к выходу первого коммутатора и входу элемента НЕ, à второй вход — ко входу заема устройства и.к первому входу элемента И, второй

30 вход которого подключен к выходу

853655

:элемента НЕ, а выход элемента И соединен с одним из входов элемента иЛИ, другой вход которого подключен к выходу второго коммутатора, а выход яв. яется выходом заема устройстэа. устройство, кроме операций логической обработки двоичных переменных реализует и арифметические операции их вычитания.

На фиг.1 представлена схема устройства, на фиг.2 — схема коммутатора. 1О

Устройство содержит коммутаторы 1 и 2, элемент НЕ 3, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, элемент И 5, элемент H3IH

6, информационные входы 7-9, управляющие входы 10-17, выход 18 результата и выход 19 заема. Коммутатор содержит элементы И 20-23, элемент

ИЛИ 24> элементы НЕ 25 и 26, управляющие входы 27 и 28, информационные входы 29-32 и выход 33. В устройстве управляющие входы коммутаторов 1 и 2 попарно объединены и подключены к информационным входам

7 и 8 устройства, а их информационные входы подключены к управляющим входам 10-17 устройства. Выход коммутатора 1 соединен со входом элемента НЕ 3 и первым входом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ. Выход элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 4 подключен к выходу 18 устройства, а второй вход эле- 30 мента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 соединен с первым. входом элемента И 5 и подключен к информационному входу 9 устройства. Второй вход элемента И 5 соединен с выходом элемента HE 3, а 35

его выход соединен со входом элемента ИЛИ 6, другой вход которого соединен с выходом коммутатора 2, а выход — подключен к выходу 19 устройства. 46

Устройство работает следующим образом.

На информационные входы 7 и 8 устройства поступают двоичные переменные А и В, а на вход 9 — входной сигнал заема 3 „ . С выхода 18 устройства снимается сигнал P результата логической или арифметической операции, а с выхода 19 — выходной сигнал заема ЗВЫх На управляющие входы 10-17 устройства подаются сиг- Я налы настройки И -И8 с помощью кото рых коммутаторы 1 и 2 настраиваются на реализацию логических функций переменных A и В таким образом, что логическая функция, реализуемая ком- $5 мутатором 1, соответствует,промежуточному результату требуемой математической операции без учета входного сигнала Зв, а логическая функция, реализуемая коммутатором 2, функции выходного сигнала заема 3 „ беэ учета входного сигнала заема.

Получение окончательного результата операции с учетом входного сигнала заема 3 осуществляется с помощью элемента ИСКЛЮЧАИШЕЕ ИЛИ 4, а выходной сигнал заема 3 > с учетом входного сигнала заема Зр элементов НЕ 3, И 5, и ИЛИ 6. Настройка схемы устройства на выполнение требуемой математической операции из набора возможных операций легко находится по таблице истинности операции (этой), составляемой без учета входного сигнала заема Зв .

Например, для математической операции А — (A,B Ч А В), которая входит в набор реализуемых операций, имеем без. учета входного сигнала заема следующую таблицу истинности

A B Зв„P

0 0 0 0

0 1 1 1

1 0 0 0

1 1 0 1

Для реализации в устройстве заданной операции необходимо коммутатор 1 настроить на выполнение логической функции Р = А В V A ° В, а коммутатор 2 — на выполнение логической функции Э „= A B. Для настройки коммутаторов на соответствующие логические функции достаточно двоичный код функции сигнала Р из таблицы истинности подать ыа управляющие входы 10-13 устройства в качестве сигналов настройки И -И а двоичный код функции сигнала 3 и — на входы 14-17 устройства в качестве сигналов настройки И -И<. Если используется элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, то коммутатор 1 должен настраиваться на функцию инверсии сигнала Р+.

Окончательный результат операции

Р = Р ЗВ„ЧР 3, а получаемый сигнал заема 3,> = З „ц,ЧР 3

Путем настройки коммутаторов 1 и 2 на реализацию различных логических функций переменных A и В в устройстве возможно выполнение сле-, дующего набора различных математи-. ческих операций: всех логических операций переменных A и В, арифметических операций вйЧитания: A — В, A --- -В, А — В„ А — В,  — A B Ai B Aã

 — А, операций типа Г (А,В) р (A,В), представляющих собой математические операции одновременного вычисления произвольных логических функций Fq(A B) Fj(A B) перемен- ных A è В и получением арифметической разности значений этих функций.

В целом устройство реализует

256 различных математических операций, что расширяет его область применения в вычислительной технике и позволяет использовать его не только для построения устройств логической обработки двоичных кодов, но и для построения устройств арифмети855655

Формула изобретения

11

12

1Ф

1Õ

1Е

Фиг, t

Физ.2 ческой и арифметико-логической о6работки двоичных чисел. Это в свою очередь позволяет сократить номенклатуру устройств, применяемых в настоящее время в вычислительной технике для построения различных схем обработки двоичной информации.. Устройство для логической обработки и вычитания двоичных чисел, содержащее два коммутатора, управляющие входы которых попарно объединены и подключены к информационным входам устройства, а информационные входы являются управляющими входами устройства, о т л и ч а ю— щ е e c я тем, что, с целью расширения области применения устройства путем реализации в нем операций 20 вычитания кодов двоичных чисел, в устройство введены элементы НЕ, ИЛИ, 7 g 9

И и ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом результата устройства, первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к выходу первого коммутатора и входу элемента НЕ, а второй вход — ко входу заема устройства и к первому входу элемента И, второй вход которого подключен к выходу элемента НЕ, а выход элемента И соединен с одним из входов элемента ИЛИ, другой вход которого подключен к выходу второго коммутатора, а выход является выходом заема устройства..

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 370605, кл. С 06 F 7/50, 1973.

2. Сдвоенный цифровой селектормультиплексор 4-1. Аналоговые и цифровые интегральные схемы. Под. ред. С.В. Якубовского. И., "Советское радио", 1979, с. 76, 188 (прототип).

Ф

ВНИИПИ Заказ 6915/69 ти м 745 Подписное филиал ППП "Патент", r.Ужгород, ул. Проектная,4