Устройство для контроля качества канала связи

 

Союз Советсннх

Соцналнстнчесннк

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

М АВТОРСКОМУ СВИ ИТИЛЬСТВУ (61) Дополнительное к ает. сеид-ву (22) Заявлено 221079 (21) 2830889/д 8-09 с присоединением замени H9(23) ПриоритетОпубликоаано 1508.8 д. Бюллетень 149 30

Дата опубликовании описания 150881 по856023 (51)М. Кл.з

Н 04 В 3/46

Государственный комитет ссс р ао делам изобретений н открытий

f 3) ЧЖ 621. 395.664 (088. 8) (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАЧЕСТВА

КАНАЛА СВЯЗИ

Изобретение относится к устройствам передачи дискретной информации и может использоваться для анализа состояния телеграфных и телефонных ка налов связи, подверженных воздействию интенсивных неорганизованных и нацеленных помех,а также в адаптивных системах с автоматическим переключением каналов.

Известно устройство для контроля качества канала связи, содержащее делитель тактовои частоты, первый выход которого подключен к входу вычитания реверсивного счетчика через первый элемент ИЛИ, к другим входам которого через последовательно соединенные блок регистрации, дешифратор и множители соответственно подключены выходы первого и второго счетчиков, к тактовым входам последних и к тактовым входам блока регистрации и дешифратора подключен второй выход делителя тактовой частоты, вход которого соединен с первым входом элемента И, к второму входу которого подключен инверсный выход RSтриггера, S-вход которого соединен с входом сложения реверсивного счетчика, который является входом ошиб. ка устройства (д).

Однако данное устройство имеет невысокую точность оценки состояния каналов связи с различной степенью группирования ошибок.

5 Целью изобретения является повышение точности оценки состояния каналов связи с различной степенью группирования ошибок.

Цель достигается тем, что в устрой.

10 ство для контроля качества канала связи, содержащее делитель тактовой частоты, первый выход которого под- ключен к входу выЧитания реверсивного счетчика через первый элемент ИЛИ, 15 к другим входам которого через последовательно соединенные блок регистрации, дешифратор и множители соответственно подключены выходы первого и второго счетчиков, к тактовым

20 входам последних и к тактовым входам блока регистрации и дешифратора . подключен второй выход делителя тактовой частоты, вход которого соединен с первым входом элемента И, ко

25 второму входу которого подключен инверсный выход RS-триггера, S-вход которого соединен с йходом сложения реверсивного счетчика, который является входом ошибка устройства, введены два элемента ИЛИ, анализа856023 то . р.«:"пределения ошибок, счетчик ни<:лз t роб, блок элементов совпаденич н регистр сдвига, при этом вход слнига регистра сдвига соединен с йервым входом элемента И, а информационный вход соединен с информационным входом анализатора распределения ошибок и с вхоцом сложения ре" нерсинного счетчика, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого через счетчик числа проб соединен с ныходом анализатора распределения ошибок, установочный вход которого соединен с третьим выходом делителя тактовой частоты, четвертый выход которого подключен к установочному нходу счетчика числа проб, причем выходы регистра сдвига Через блок элементов совпадения, управляющий нход которого соединен с единичным выходом RS-триггера, подключены к

К-входу RS-триггера, к счетному входу первого счетчика и к первому входу третьего элемента ИЛИ, второй нхоц которого соединен с выходом элемента И, а выход третьего элементк ИЛИ подключен к счетному входу нторого счетчика.

Па чертеже предстанлена структурная электрическая схема предлагаемого устройства.

Устройство содержит ренерсинный счетчик 1, первый элемент 2 ИЛИ, делитель 3 тактовой частоты с переменным коэффициентом деления, множители 4 — б, регистр 7 сдвига, RS-триггер 8, блок 9 элементов совпадения, первый счетчик 10, элемент 11 И, второй элемент 12 ИЛИ, второй счетчик

13, блок 14 регистрации, дешифратор

15, третий элемент 16 ИЛИ, счетчик

17 числа проб, анализатор 1 8 распределения ошибок; при этом на вход сложения реверсивного счетчика 1 по шине 19 поступают сигналы ошибка с выхода устройства обнаружения ошибок. Устройство также содержит вход

20 делителя,3 тактовой частоты, дополнительный выход 21 устройства.

Устройство работает следующим о6разом.

Входная реализация ошибок и безошибочно принятых элементов в виде случайной последовательности 1 (соответствующих ошибочным элементам) и 0 (соответствующих правильно при нятым элементам)поступает по шине 19 на вход сложения реверсивного счетчи.ка 1,на информационный вход регистра

7 сдвига,иа S-вход RS-триггера 8

Реверсивный счетчик 1 осуществляет последовательный анализ поступающих по шине 19 сигналов. Если по ис. течении некоторого времени разность между количеством импулЬсов, поступающих на вход сложения реверсивного счетчика 1 и вход нычитанич с выхода первого элемента 2 ИЛИ превышает установленное число А, то на его выходе появляется сигнал, поступающий через элемент 16 ИЛИ на внешнюю аппаратуру перестройки радиосредств и свидетельствующий о непригодности для работы даиного канала связи.

Число A в реверсивном счетчике 1 устанавливается в процессе проектирования, исходя из данной надежности оценки состояния канала связи, а постоянная составляющая порогового уровня задается частотой поступления сигналов с первого выхода делителя

3 тактовой частоты с переменным коэффициентом деления, на вход 20 которого подаются импульсы с синхронного распределителя приема.

Одновременно последовательность ошибочно и безошибочно принятых элементов поступает на информационный

20 вход регистра 7 сдвига, разрядность которого равна г (где r — интервал пакетирования), а на вход сдвига данного регистра поступают сигналы с синхронного распределителя приема, р осуществляя, тем самым, запись информации н регистр 7 сдвига и ее сдвиг, При наличии в случайной последовательности, поступающей с устройстна обнаружения ошибок, ошибочно принятого элемента, сигнал 1, поступая на S-вход RS-триггера 8, устанавливает последний н единичное состояние. Единичный потенциал с единичного выхода ВЯ-триггера 8, подаваемый на упранляющий вход блока 9 элементов совпадения, разрешает опрос показаний регистра 7. сдвига, выходы разрядов которого подключены к входам блока 9 элементов совпадения. Сигнал на выходе блока 9 эле40 ментов совпадения появляется н слу° чае, если на управляющем входе этого блока имеется разрешающий сигнал с единичного выхода RS-триггера 8, а во всех r-разрядных регистра 7 сдви4g la записаны нули.

Таким образом, в момент прихода ошибки в младший разряд регистра 7 сдвига записана 1, соответствующая началу возникновения пакета оши о бок, а s остальных разрядах регистра 7 сдвига-нули. Поступающая двоичная последовательность сдвигается каждым тактовым импульсом с синхронного распределителя приема. Причем, если в поступающей двоичной последовательности присутствует пакет ошибок с интервалом r пакетирования, то хотя бы в одном разряде регистра 7 сдвига присутствует 1 . Последовательная запись в регистр 7 сдвига ф© двоичной информации и ее сдвиг продолжаются до окончания пакета ошибок с интервалом r пакетирования, т.е. до начала безошибочного интервала, а именно, до наличия во всех r-разg$ рядах регистра 7 сдвига нулей. В

856023 этом случае на выходе блока 9 элементов совпадения, входы которого соединекы с выходами соответствующих разрядов регистра, появляется сигнал, поступающий íà R-вход RS-триг гера 8, устанавливая последний в нулевое состояние, тем самым сигналом с единичного выхода RS-триггера 8 отключается блок 9 элементов совпадения; на счетный вход первого счвтчика 10, в результате чего последний подсчитывает количество пакетов оши бок с критерием r пакетирования во входной последовательности; через элемент 12 ИЛИ на счетный вход второго счетчика 13, записывая в последний единицу и фиксируя, тем самым, начало промежутка между пакетами.

Сигнал с инверсного выхода RSтриггера 8, подаваемый на первый вход элемента 11 И, разрешает посту, пление тактовых импульсов с синхронного распределителя приема через последовательно соединенные элемент ll

И, второй элемент 12 ИЛИ на счетный вход второго счетчика 13. Последний подсчитывает число импульсов, пропорциональное длительности твкущвго интервала безошибочного приема (интервала безошибочного приема между пакетами ошибок, выделенных с интервалом r пакетирования).

Далее устройство работает аналогично известному. В моменты времени, определяемые сигналами с второго выхода делителя 3 тактовой частоты с переменным коэффициентом деления, поступающими на вход блока 14 ,регистрации, последний определяет среднюю длительность безошибочного интервала

Х.= Х 1 где — показания второго счетчика 13, Н вЂ” показания первого счетчика 10.

В зависимости от величины Х на соответствующем выходе дешифратора

15 появляется сигнал, поступающий через один из множителей 4 — 6 и элемент 2 ИЛИ на вход вычитания реверсивного счетчика 1, формируя, тем самым, переменную составляющую порогового уровня. В отличие от известного устройства, переменная составлякнаая порогового уровня в предлагаемом устройстве формируется с учетом выделения пакетов ошибок с интервалом r пакетирования, что позволяет более точно оценивать качество дискретного канала связи.

Одновременно с изложенным процессом работает схема, состоящая из последовательно включенных анализатора 18 распределения ошибок и счетчика 17 числа проб. При воздействии организованных помех в интервале анализа Т4 анализатор 18 распределения ошибок, вход которого подключен к шине 19 входных сигналов Ошибка, выдает импульсный сигнал на счетчик 17 числа проб, который предназначен для повышения достоверности оценки наличия организованных помех.

Анализатор 18 распределения ошибок может быть выполнен, например, на основе сдвигового регистра с де" шифратором, фиксирующим определенные состояния и периодически сбрасывающимся в нулевое состояние. Период Т анализа распределения ошибок опре:деляется периодом сигнала, поступающего с третьего. выхода делителя 3 тактовой частоты и выбирается из ус" ловиЯ Т4 ТВ д где Т сд - сРеднЯЯ Длительность всплеска ошибок. Счетчик

17 числа проб периодически сбрасывается в нулевое состояние сигналом, поступающим с периодом Т с четвер2 того выхода делителя 3 тактовой частоты. Период То устанавливается кратным периоду Т, т.е. То=пТ, где п=2,3,. ° . - число проб сигнала наличия организованных помех на выл ходе анализатора 18 распределения ошибок.

Если эа интервал Те анализа количество импульсов на вйходе анализатора 18 распределения ошибок превышает установленное с помощью счетчика 17 числа проб, то счетчик 17 числа проб выдает сигнал, который поступая через элемент 16 ИЛИ на внешнюю аппаратуру, свидетельствует о забраковании канала н, поступая с дополнительного выхода 21 на внешнюю аппаратуру пересройкн радиосредств, свидетельствует о наличии организованных помех. По этому сигналу адаптивная радиолиния перестра40 ивается на другой пакет волн или другую частоту, далеко отстоящую от рабочей, пораженной организованнымк помехами. Тем самым снижаются взаимные помехи радиостанциям, работаю45 щим на одной группе частот,, сохраняется непрерывность и повышается устойчивость связи.

Таким образом, предложенное устройство повышает надежность оценки качества контролируемых каналов связи за счет более точной оценки степени группирования по величине средней длительности безошибочного приема, а именно, за счет определения безошибочного интервала между пакетами, образованными с заданным интервалом

r пакетирования, повышает надежность .связи и уменьшает взаимные помехи радиостанциям, работающим на одной и той же группе частот.

Формула изобретения

Устройство для контроля качества канала связм, содержащее делитель

85602 тактовой частоты, первый выход которого подключен к выходу вычитания реверсивного счетчика через первый элемент ИЛИ, к другим входам которого через последовательно соединенные блок регистрации, дешифратор и множители соответственно подключе- 5 ны выходы первого и второго счетчиков, к тактовым входам последних и к тактовым входам блока регистрации и дешифратора подключен второй выход делителя тактовой частфты, вход ко- 10 торого соединен с первым входом элемента И, к второму входу которого подключен инверсный выход RS-триггера, 3-вход которого соединен с входом слохения реверсивного счетчика, ко" торый является входом ошибка устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности оценки состояния каналов связи с различной степенью груп*ирования ошибок, введены два элемента ИЛИ, анализатор распределения ошибок, счетчик числа проб, блок элементов совпадения и регистр сдвига, при этом вход сдвига регистра сдвига соединен с первым входом элемента И, а ,информационный вход соединен с информационным входом анализатора рас3 8 пределения сшибок и с входом сломения реверсивного счетчика, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого через счетчик числа проб соединен с выходом анализатора распределения ошибок, установочньйй вход которого соединен с третьим выходом делителя тактовой частоты, четвертый выход которого подключен к установочному входу счетчика числа проб, причем выходы регистра сдвига через блок элементов совпадения, управляющий вход которого соединен с единичным выходом RS-триггера, подключены к R-входу RS-триггера, к счетному входу первого счетчика и к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом элемента И, а выход третьего элемента ИЛИ подключен к счетному . входу .второго счетчика.

Источники информации, принятые во внимание прн экспертизе

1. Авторское свидетельство СССР по заявке М 2731812/18-09, кл. Н 04 В 3/46, 06.02.79.

I,Филиал ППП "Патент", r.укгород, ул. Проектная, 4