Устройство для обмена информацией

 

Союз Соввтскнх

С оцнапнстнческнк

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОИ:КОМУ СВИ 6ТЕЛЬСТВУ

<и1 857966 (61) Дополнительное к авт. сеид-ву (22) Заявлено 101279 (21) 2848997/18-24 (51) М. К.з с присоединением заявки М

G 06 t 3/04

Государстаеяныя комитет

ССС Р по делам нзобретення я открытий (23) Приоритет

Опубликовано 230881 Бюллетень йо 31

Дата опубликования описания 230881 (53) УДК 681.325 (088.8) (72) Авторы изобретения

В.К. Ожередов и В.С. Стус (71) Заявитель (54) УСТРОЙСТВО gPIH ОБМЕНА ИНФОРМАЦИЕЙ

Изобретение относится к вычислительной технике, в частности к у"тройствам сопряжения ЭВМ, и может быть использовано в многомашинных иерархических автоматизиоованных системах управления производством .(АСУП) для обеспечения автоматического обмена информациеи между ЭВМ различных уровней иерархии.

Известно устройство для обмена информацией, содержащее абоненты, буферный запомйнаюший блок, коммутатор, счетчики ввода и вывода, а также ассоциативных запоминающий блок, узел анализа состояний буферных областей, счетчики объема буферных областей, узел модификации управляющих слоев (1 .

Недостатком указанного устройства является невозможность применения . егоs. системах реального масштаба времени вследствие ограниченного быстродействия, обусловленного тем, что все абоненты подразделяются на источники информации и приемники информации, причем эа каждой парой абонентов, участвующих в обмене, закрепляется определенная буферная область, в которую осуществляет запись инфор- . мации абонент-источник, а считывание — абонент-приемник. Повторная запись информации в эту зону возможна при полном считывании информации абонентом-приемником из данной буферной области.

Наиболее близким к предлагаемому изобретению по технической сущности и достигаемому эффекту является устройство для обмена информацией, содержащее множество каналов ввода-вывода, разбитых на несколько групп, адресуемую память, разделяемую укаэанными каналами, групповые адаптеры, устройство управления, буферное запоминающее устройство дляозапоминания

Ю запросов, шину для передачи запроса от соответствующего адаптера к устройству управления, шину разрешения,по которой устройство управления разрешает соответствующему адаптеру передавать запросы в шину запросов, а также множество линий признаков,управляемых соответствующими адапте25 ром (2 J.

Недостатком укаэанного устройства является невозможность применения его в систеМах реального масштаба времени, накладывающих жесткие тре30.бования на воемя обмена информацией.

857966

Кроме того, выдача адаптерами запросов на обмен информацией и обмен информацией осуществляется только при наличии вакантного пространства н буферной памяти для записи запросов„ что ведет к задержке в обмене информацией между адаптерами и памятью. Задержка при обмене информацией н системах реального времени недопустима, так как ведет к потере информации.

16

Цель изобретения — повышение быстродеиствия устройства.

Поставленная цель достигается тем, что в устройство для обмена информацией содержащее блок буферной памяI

15 ти, вход-выход которого соединен с первыми информационными входами-выходами адаптеров группы адаптеров, блок управления, первые вход и выход, вторые. вход и выход которого соединены соответственно с контрольным 2О выходом и управляющим входом блока буферной памяти, с идентификационными выходами и входами адаптеров группы адаптеров, вторые информационные входы-ныходы адаптеров являются входами-выходами устройства, введены дополнительно регистр прерываний, блок анализа запросов, распределитель импульсов, группа формирователей импульсов конца обмена, две группы 30 элементов И, группа элементов ИЛИ и элемент ИЛИ-НЕ, причем третий выход блока управления соединен с первыми входами элементов И первой группы, вторые входы которых соединены с выходами соответствующих формирователей импульсов конца обмена, выходы регистра прерываний соединены с первой группой входов блока управления, вторая группа входов которого соединена с выходами элементов И вто- 4О рой группы, входы каждого элемента

HJIH группы соединены с выходами соответствующего элемента И группы соответствующего формирователя импульса

KGHiJа обмена, запросные выходы адаптерон группы соединены с соответствующими запросными входами блока анализа запросов, управляющий вход которого соединен с выходок распределителя импульсов, каждый выход группы ныходов блока анализа запросов соединен с нходом соответствующего формирователя импульса конца обмена группы и с первым нходом соответствующего элемента И второй группы, вторые входы элементов И второй группы через элемент ИЛИ-НЕ соединены с выходами формирователей импульса конца обмена, выходы элементов И первой группы соединены с разрядными входами регистра прерываниЯ. 4©

Кроме того, блок анализа запросов содержит группу элементов НЕ, три группы элементов И, группу элементов

ИЛИ, элемент ИЛИ и узел приоритета, причем запросные входы блока соеди- ф иены с первыми входами элементов И первой группы и через соответствующие элементы НЕ группы — с входами узла приоритета и с первыми входами элементов И третьей группы, вторые входы элементов И первой и третьей групп соединены с управляющими входами блока, запросные входы блока,кроме первого запросного входа, соединены с соответствующими входами узла приоритета, выходы которого соединены с первыми нходами элементов И второй группы, выходы элементов И, третьей группы через элемент ИЛИ соединены с вторыми, входами элементов

И второй группы, выходы которых и выходы элементов И первой группы через соответствующие элементы ИЛИ группы соединены с ныходами блока, а первый запросный вход блока соединен с первым входом соответствующего элемента И второй группы, причем блок управления содержит распределитель импульсов, первую и вторую группы элементов И, группу элементов ИЛИ,группу элементов НЕ, группу триггеров и элементов НЕ, причем вход распределителя импульсов является вторым входом блока и через элемент НЕ соединен с первым выходом блока, первый и второй выходы распределителя импульсов являются .перным и третьим выходами блока, третий выход соединен с первыми входами элементов И нторои группы, вторые входы которых являются первой группой входов блока, а выходы .соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с выходами триггеров группы, а выходы соединены с первыми входами элементов И первой группы, вторые входы которых являются первым входом блока, а выходы являются вторьм выходом блока, первые входы триггеров группы янляются второй группой входов блока и через элемент НЕ соединены с вторыми входами триггеров группы.

На фиг. 1 представлена структурная схема устройства; на фиг. 2 структурная схема блока анализа запросов, на фиг. 3 — вариант выполнения блока упранления.

Устройство для обмена информацией содержит адаптеры 1, блок 2 буферной памяти, блок 3 управления, группу элементов И 4, выходы 5 и 6 адаптера, вход 7 адаптера, распределитель 8 импульсов, блок 9 анализа запросов, регистр 10 прерываний, элемент ИЛИ-НЕ

11, формирователи 12 импульса конца обмена, группу элементов И 13, группу элементов ИЛИ 14, запросные входы

15; управляющий вход 16 (фиг. 1) .

Блок анализа запросов содержит элементы НЕ 17, узел 18 приоритета, элементы И 19, элемент ИЛИ 20, элементы И 21 и 22, элементы ИЛИ 23, вы:.оды 24 (фиг. 2).

857966

Блок управления может быть выполнен в виде распределителя 25 импульсов, группы элементов И 26-29 группы триггеров 30 и 31, группы элементов

HE 32 и 33, элемента HE 34 и группы элементов ИЛИ 35 и 36 (фиг. 3).

Адаптеры 1 включают регистры приема-выдачи, элементы И-НЕ, согласователи уровня сигналов и представляют собой устройства согласующие интерфеисы буферной памяти с входами-выходами каналов соответствующих 3ВМ.

Блок 2 буферной памяти разбит на зоны, регистр адреса, регистр числа и служит для записи, хранения, чтения, регенерации и выдачи информации. Каждая из зон памяти закрепляется за оп- 15 ределенным адаптером и служит для записи информации, поступающей от данного адаптера. По чтению все эоны блока 2 памяти доступны каждому из адаптеров 1. 20

Блок 3 управления содержит триггеры, дешифраторы, регистры, логические элементы и служит для синхронизации работы всех узлов устройства для управления обменом информацией. 25

Распределитель 8 импульсов обеспечивает циклическое формирование и выдачу в блок 9 анализа запросов -временных интервалов равной длительности. Число форМируемых временных интервалов равно числу имеющихся адаптеров 1. Распределитель импульсов 8 содержит генератор, счетчик и дешифратор.

Регистр 10 прерываний служит для записи сигналов по каждому из каналов, в том числе если за отведенный данному каналу временной интервал обмен информацией между адаптером и блоком 2 не завершился, а также для хранения и выдачи сигнала в блок 3 40 управления в начале временного интервала, выделенного этому адаптеру на следующем цикле.

Формирователи 12 импульсов окон— чания осуществляют формирование сигналов заданной длительности на спаде входного сигнала.

Устройство работает следующим образом.

Обмен информацией осуществляется по инициативе ЭВМ, подключенных к адаптерам 1.. Метод обмена между адаптерами и блоком 2 — асинхронный. Запросы на обслуживание в виде постоянного потенциала от каждого из адаптеров 1 поступают в блок 2 анализа запросов, на управляющий вход 16 которого поступает сигнал от распределителя 8 импульсов.

При наличии запроса, например по первому каналу, в момент, соответст- g) вующий временному интервалу, выделенному этому каналу, на выходе блока

9 анализа запросов формируется сигнал, поступающий «а вход элемента И

13 первог> канала. На второй вход 5 этого элемента в это время поступает разрешение с выхода элемента ИЛ .1-НЕ

11. Сигнал с выхода элемента и 13 поступает на вход блока 3 управления.

Кроме того, одновременно с этим с выхода элемента И 13 первого кана— ла через элемент ИЛИ 14 выдается сигнал, разрешающий логическое подключе-. ние адаптера 1 первого канала к блоку 2 и обмен информацией адаптера первого .-анала с блоком 2 (чтение или запи=-ь).

Обмен осуществляется побаитно.

При передаче информации от адантера 1 к блоку 2 (операция записи) адаптер 1 выставляет байт информации, который сопровождается соответствующим приказом на выходе 6.

Блок 2 принимает байт данной информации от адаптера 1 в зависимости от признака в регистр адреса или числа и выставляет сигнал, свидетельствующий о приеме блоком 2 б>айта и го товности к приему следующего байта.

Приняв признак, адаптер снимает сиrналы признаков, формирует новый байт на выходе 5 и сигнал на выходе б,и процесс передачи информации от ацаптера 1 к блоку 2 повторяется.

По истечении временного инте рвала, выделенного первому каналу, фор :ирователь 12 первого канала формирует сигнал, поступающий на вход элемента

ИЛИ-HE 11, который, воздействуя на второй вход элемента И 13, снимает сигнал на входе блока 3 управления.

При этом блок 2 осуществляет прием очередного байта от адаптера 1 первого канала, но сигнал, свидетельствующии о приеме байта в блок 2 и готовности к приему следующего, не выставляется. Вместо этого сигнала по завершении записи байта в блок 2 блок

3 управления формирует сигнал прерывания, который записывается в регистр

10 прерываний.

На время, равное длительности сигнала формирователя 12, поддерживается сигнал разрешения, что позволяет блоку 2 осуществить запись байта, выставленного адаптером 1, и подготовиться к работе по следующему каналу.

По истечении интервала времени, определяемого формирователем 12,осуществляется логическое переключение от адаптера первого канала к следующему я начинается обмен информацией между вновь подключенным . адаптером

1 и блоком 2 аналогичный описанному.

На следующем цикле в интервал времени, формируемый распределителем

8 импульсов и выделенный первому каналу, осуществляется логическое подключение адаптера 1 первого канала.

В начале этого временного интервала блоком 3 управления осуществляется считывание по первому каналу сигнала с регистра 10 прерываний. Сигнал с выхода регистра 10 прерываний посту857966 пает на вход блока 3 управления, который по этому сигналу выставляет сигнал, свидетельствующий о готовности блока 2 к приему следующего байта от адаптера 1 первого канала.

Адаптер 1, приняв этот сигнал,снимает ранее выставленный байт и формирует новый байт на выходе 5 и сопровождает его соответствующим признаком и приостановленный ранее обмен информациеи между адаптером первого канала и блоком 2 продолжается аналогично описанному.

По окончании передачи массива информации от адаптера 1 к блоку 2 адаптер снимает сигнал запроса на входе блока 9 анализа запросов, при этом снимается сигнал разрешения и осуществляется логическое отключение адаптера 1 первого канала от блока

2. На этом обмен информацией завершается.

Точно также осуществляется передача информации в блок 2 от адаптеров

1 остальных каналов.

Передача информации от блока 2 к адаптерам 1 (чтение информации) осуществляется аналогичным образом, с той лишь разницей, что в этом случае байт информации выставляет блок 2 и сопровождает его соответствующим признаком. Адаптер 1, приняв байт информации, выставляет на выход 6 сигнал, свидетельствующий о приеме байта и готовности его к приему следующего. Блок 2, приняв этот сигнал,снилает сигналы со входа-выхода 5 и с входа 7, осуществляет операцию чтения следующего байта, выставляет его на вход 5 и выставляет сигнал на вход 7, и процесс передачи от блока

2 к адаптерам 1 продолжается.

В процессе обмена информацией 1ф сигналы на каждом выходе блока 9 анализа запросов (фиг. 2) появляются при наличии сигнала запроса на соответствующем входе блока в интервал времени, выделенный данному адаптеру (при совпадении сигналов на входе элемента И 21) . и, кроме того, в интервал времени, выделенные другим каналом, в том случае, если на входах запросов этих каналов отсутству- о ют запросы (при совпадении сигналов на входе элемента И 22).

Выделение данному каналу свободного временного интервала осуществляется узлом 18 приоритета. Сигнал на выходе узла 18 может появиться только в том случае, если отсутствуют запросы на обслуживание на входах блока 9 анализа запросов с меньшими, чем у данного входа номерами.

Обмен информацией между ЭВМ,под- ц ключенным посредством адаптеров 1 к устройству для обмена информацией, осуществляется следующим образом.

За каждый из адаптеров 1 (в следовательно, и за соответствующей ЭВМ) закрепляется определенная зона памяти блоха 2. В соответствии с описанным осуществляется запись в эту зону информации, поступающей от адаптера 1. Скорость записи информации и время ее возобновления определяется работой ЭВМ, подключенной к адаптеру 1.

Блок 2 выполняет функции промежуточного хранения массивов обработки информации, которые доступны всем

ЭВМ, подключенным к устройству для обмена информацией. Любая из ЭВМ может осуществить чтение результатов обработки информации другими

ЭВМ с любой области памяти блока 2 и испольэовать их в своей работе, что повышает эффективность использования ЭВМ.

Наличие в устройстве блока 9 анализа запросов, регистра 10 прерываний, формирователей 12 импульсов конца обмена позволяет сократить объем оборудования и упростить процедуру возобновления,.обмена после прерываний. Для продолжения обмена госле прерывания адаптеру нет надобности осуществлять начальн ю выборку, а просто продолжается приостановленная ранее операция чтения или записи в блок 2. Циклический доступ каждого из адаптеров 1 к блоку 2 в течение заданного промежутка времени и позволяет осуществить обмен информацией в условиях жестких требований на время обмена и позволяет испольэовать изобретение для работы в системах реального масштаба времени.

Кроме того, наличие в блоке анализа запросов узла приоритета позволяет использовать для обмена информации временные интервалы, выделенные каналом, не зыставившим в данный момент запросов, что уменьшает время обмена информацией.

Поскольку время обменом информациеи по сравнению с циклом ее возобновления недостаточно то вероятность наличия запросов одновременно по всем каналам незначительная. Каждый из адаптеров осуществл ет обмен информацией с блоком 3 без прерываний, а в случае появления запроса от другого адаптера, осуществляется прерывание, однако каждый из адаптеров, независимо от их приоритета и числа одновременно существующих запросов на обслуживание, имеет доступ к .блоку 2 течение временного интервала, выделенного этому адаптеру.

Формула изобретения

1. Устроиство для обмена информацией, содержащее блок буферной памяти, вход-выход которого соединен с первыми информационными входами-выходами адаптеров группы адаптеров, бл.эк управления, первые вход и выход, 857966

Источники информации, принятые во внимание при экспертизе

1. йвторскае свидетельство СССР

Р 496551, кл. G 06 F 3/04, 1974.

2. Иатент СШй М 4126897, НКИ 3 40-172.5, МКИ G 06 F 3/00,,С 06 F 13/00, 1976 (прототип). вторые вход и выход которого соединены соответственно с контрольным выходом и управляющим входом блока буферной памяти, с идентифицированными выходами и входами адаптеров группы адаптерсв, вторые информационные вхо- ды-выходы адаптеров являются входамивыходами устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, OHO содержит регистр прерываний, блок анализа запросов, распределитель импульсов, группу формирс вателей импульсов конца обмена, две группы элементов И, группу элементов ИЛИ и элемент ИЛИ-НБ, причем третий выход блока управления соединен с первыми вхо- 1э дами элементов И первой группы, вторые входы которых соединены с выходами соответствующих формирователей импульсов конца обмена, выходы регистра прерываний соединены с первой груп-2О пой входов блока управления, вторая группа входов которого соединена с выходами элементов И второй группы, входы каждого элемента ИЛИ группы соединены с выходами соответствующего элемента И группы соответствующего формирователя импульса конца обмена, запросные выходы адаптеров группы соединены с соответствующими запросными входами блока анализа запЬ росов, управляющий вход которого соединен с выходом распределителя импульсов, каждый выход группы выходов блока анализа запросов соединен с входом соответствующего формирователя импульса конца обмена группы и с 3$ первым входом соответствующего элемента И второй группы, вторые входы элементов И второй группы через элемент ИЛИ-НЕ соединены с выходамИ формирователей импульса конца обме-,.д на, выходы элементов И первой группы соединены с разрядными входами регистра прерываний.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок анализа Запросов содержит группу элементов НЕ, три группы элементов И,группу элементов ИЛИ, элемент ИЛИ и узел приоритета, причем запросные входы блока соединены с первыми входами элементов И первой группы и через соответствующие элементы НБ группы— с входами узла приоритета и с первыми входами элементов И третьей группы, вторые входы элементов И первой и третьей групп соединены с управляющими входами блока, запросные входы блока, кроме первого запросного входа, соединены с соответствующими входами узла приоритета, выходы которого соединены с первыми входами элементов И второй группы, выходы элементов И третьей группы через элемент

ИЛИ соед .иены с вторыми входами элементов И второй группы, выходы которых и выходы элементов И первой группы через соответствующие элементы

ИЛИ группы соединены с выходами блока, а первый запросный вход блока соединен с первым входом соответствующего элемента И второй группы.

3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок управления содержит распределитель импульсов, первую и вторую группы элементов И, группу элементов ИЛИ,группу элементов НЕ, группу триггеров и элементов НЕ, причем вход распределителя импульсов является вторым входом блока и через элемент НБ соединен с первым выходом блока, первый и второй выходы распределителя импульсов являются первым и третьи выходами блока, третий выход соединен с первыми входами элементов И второй группы, вторые входы которых являются первой группой входов блока, а выходы соединены с первыми входами элементов ИЛИ группы, вторые входы которых соединены с выходами триггеров группы, а выходы соединены с первыми входами элементов И первой группы, вторые входы которых являются первым входом блока, а выходы являются вторым выходом блока, первые входы триггерон группы являются второй группой входов блока и через элемент НЕ соединены с вторыми входами триггеров группы.,857966

Составитель Ф.Шагиахметов

Редактор П. Ортутай ТехредМ. Рейвес Корректор В. Синицкая.

Закаэ 7244/78 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж-.35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. ужгород, ул. Проектная, 4