Устройство для контроля канала ввода-вывода вычислительной машины

 

ОПИСАпИЕ изовРEтEния ""857997

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советскик

Социалистмческмк

Республик (6! ) Дополнительное к авт. свид-ву (22) Заявлено 26Л 079 (2! ) 2833587/18-24 (51)М. Кл.

G 06 F 11/00

G 06 F 3/04 с присоединением заявки Йо (23) Приоритет

Государственный комитет

СССР по делам изобретений н открытий

Опубликовано 230881. бюллетень М 31

Дата опубликования описания 23.0881 (53) УДК 625. 381 (088.8) (72) Авторы изобретения

Ю.3 Горелик, В.В. Митюк и П.A. Никитин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАНАЛА ВВОДАВЫВОДА ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ!

Изобретение относится к вычислительной технике и может быть использовано для контроля канала ввода-вывода вычислительных машин.

Известны устройства, позволяющие осуществлять контроль каналов вводавывода f1) и 12).

Недостатком этих устройств является малая надежность и сравнительная сложность.

Наиболее близким техническим решением к предлагаемому изобретению является устройство для контроля канала ввода-вывода вычислительной ма- 15 шины, содержащее блок согласования, первый выход которого соединен с первыми входами информационного регист-. ра и регистра команд, первый второй и третий входы блока согласования со- 20 ответственно подключены к выходам информационного регистра, буферного регистра и регистра команд. Выход блока полупостоянной памяти подключен к первому входу буферного регист- 25 ра (31.

Недостатком известного устройства является ограничение полноты контроля, связанное с тем, что имитатор режимов внешних устройств не воспроиэ- 30 водит их временные характеристики . и тем самым ограничивает возможный список неисправностей.

Цель изобретения — увеличение голноты контроля.

Указанная цель достигается тем, что в устройство для контроля канала ввода-вывода вычислительной машины, содержащее блок согласования,выход которого соединен с первыми входами информационного регистра и регистра команд, первый, второй и третий входы блока согласования соответственно подключены к выходам информационного регистра, буферного регистра и регистра команд, выход блока полупостоянной памяти подключен к первому входу буферного регистра,введены имитатор режимов внешних устройств и блок ввода временной уставки, первый вход которого подключен к первому выходу блока согласования и к первому входу имитатора режимов внешних устройств, второй и третий выходы блока согласования соединены соответственно с вторым входом имитатора режимов внешних устройств и вторым входом блока ввода временной уставки, первый выход которого соединен с четвертым входом блока согла857997 сования и с вторым входои буферного регистра, второй и третий выходы блока нвода временной уставки соответственно соединены с вторыми входами информационного регистра и регистра команд соответственно первый выход имитатора режимов внешних устройств соединен с входом блока полупостоянной памяти и третьим входом буферно,го регистра, второй выход — с третьим входом информационного регистра, чет вертый, пятый, шестой, седьмой,и 10 восьмой выходы имитатора режимов внешних устройств соединены с третьим, четвертым, пятым, шестым и седьмым входами блока ввода временной уставки соответственно. )5

Кроме того, имитатор режимон внешних устройств содержит первый, второй, третий и четвертый элементы И,первые входы первого и второго элементов

И соединены с первым входом имитато- 20 ра, вторые входы первого и второго элементов И соединены с вторым входом имитатора, выходы перного и второго элементов И подключены к соответствующим входам дешифратора,выхо- 5 ды третьего и четвертого элементов И соединены соответственно с вторым и третьим ныходами имитатора, первые входы третьего и четвертого элементов И подключены к выходам первого Зп и второго триггеров соответственно, первый и второй выходы дешифратора соединены соответственно с первым входом первого элемента ИЛИ, с четвертым выходом имитатора и с вторым входом перного элемента ИЛИ; с пятым выходом имитатора, шестой и седьмой выходы которого соединены с третьим и четвертым выходами дешифратора соответственно, выход первого элемента ИЛИ соединен с входом первого элемента задержки и первым к ыодом ими" татора, первый выход первого элемента задержки через первый усилительформирователь соединен с восьмым выходом имитатора режимов, второй выход первого элемента задержки через второй усилитель-формирователь соединен с вторыми входами третьего и четвертого элементов И, третий выход первого элемента задержки через тре- уЕ тий усилитель-формиронатель подключен к первым входам первого и второго триггеров, вторые входы которых соединены с первым и вторым выходами дешифратора соответственно. Блок ввода временной устанки содержит пятый и шестой элементы И, выходы которых соединены с соответстнующили входами первого .счетчика, седьмой и восьмой элементй И, выходы которых соединены с соответствующими входами второго 40 счетчика, входы пятого, шестого,седьмого и восьмого элементов И соединены с первым входом блока, вторые входы пятого и шестого элемента И соеди" иены с пятым входом блока, шестой б5 вход которого подключен к вторым входам седьмого и восьмого элементон И, вход первого счетчика подключен к выходу девятого элемента И, первый вход которого соединен с выходом третьего триггера, второй вход — с вторым входом десятого элемента И и вторым входом блока, выход десятого элемента И соединен с входом второгс счетчика, а выходы одиннадцатого и

1 ненадцатого элементов И подключены оответственно к второму и третьему выходам блока временной уставки,первые входы десятого, одиннадцатого и двенадцатого элементов И подключены к выходам четвертого, пятого и шестого триггеров, вторые входы одиннадцатого и двенадцатого элементов И соединены с выходом второго счетчика, с входом элемента задержки и.с первым нходом четнертого триггера,первые входы пятого и шестого триггерон соединены с выходом второго элемента задержки, второй вход пятого триггера подключен к первому входу второго элемента ИЛИ и к третьему входу блока, четвертый вход которого соединен с вторым входом второго эле" мента ИЛИ и с вторым входом шестого триггера, выход второго элемента ИЛИ подключен к второму входу четвертого триггера, ныход первого счетчика соединен с первым выходом блока и с первым входом второго триггера,второй вход которого соединен с седьмьм входом блока временной уставки.

На чертеже представлена блок-схема устройства. устройство содержит блок 1 согла-. сования, информационный регистр 2, регистр 3 команд, буферный регистр

4, имитатор 5 режимов внешних уст-ройств,блок б полупостоянной памяти, блок 7 ввода временной уставки, первый, второй, третий, четвертый. элементы И 8, 9, 10 и 11, дешифратор

12, первый и второй триггер 13 и 14, первый элемент ИЛИ 15, первый элемент 16 задержки, первый, второй и третий усилители-формирователи 17, 18 и 19, первый и второй счетчики 20 и 21, пятый, .шестой, седьмой и восьмой, девятый, десятый, одиннадцатый и двенадцатый. элементы И 22-29,третий, четвертый, пятый и шестой триггеры 30-33, второй элемент 34 задержки, второй элемент ИЛИ 35.

Блок 1 служит для органиэации передачи кодовой и управляющей информации между ЭВМ и блоками устройства.

Блок 6 служит для формирования и выдачи в ЭВМ команд, записи и памяти ЭВМ кодов, выданных . из ЭВМ, из регистров 3 или 2. В этом блоке формируются также команды передачи управления тест-программ ЭВМ, которые могут задаваться перед началом работы и изменятся в процессе работы оператором.

857997

Блок 7 предназначен для организации временной задержки при выдаче в

ЭВМ кода числа или команды. устройство работает следующим образом.

Вначале ЭВМ выдает информацию о длительности задержки выдачи кода иг устройства контроля. Причем код,соответствующий длительности задержки выдаЧи, из блска 4 п ступает в счетчик 20, а коду соответствующий длительности задержки выдачи, из регистров 2 или 3 поступает в счетчик 21.

Запись в счетчик 20 осуществляетсяпо следующим цепям: код с первого выхода блока 1 через первый вход блока 7 поступает на первые входы элементов И 22 и 23. На вторые входы этих элементов поступает сигнал записи с третьего выхода дешифратора 12 через шестой выход блока 5 и пятый вход блока 7. В свою очередь, код 20 в счетчик 21 с первого выхода блока

1 через первый выход блока 7 поступает на первые входи элементов И 24 и

25, на вторые входы которых поступает сигнал записи с четвертого выхода 25 дешифратора 12 через седьмой выход блока 5 и шестой вход блока 7. В счетчик 20 и 21 записывается информационная часть кода, постунаощего из ЭВМ, а управляющая часть кода,содержащая код операции, всегда поступает на дешифратор 12 и возбуждает одну из его четырех выходных шин .(выходов). . Код операции поступает на дешифратор 12 по следующей цепи: с первого выхода блока 1 через первый вход блока 5 на первые входы элементов И

8 и 9, вторые входы которых соединены с вторым входом блока 5 и вторым входом блока 1 (по этой цепи поступает синхросигнал записи).. Выходи укаэанных элементов И соединены с входами дещифратора 12. После выдачи в счетчики 20 и 21 ЭВМ выдает информацию в регистры 2 или 3 по следую- . фф щим цепям: информационная часть кода с первого выхода блока 1 поступает на первые входы регистров 2 и 3, однако, куда произойдет запись, определяется кодом операции, поступившим у на дешифратор 12 по цепям аналогично случаю записи в счетчики 20 и 21.

Таким образом, если код операции соответствует записи в регистр 2, то возбуждается первый выход дешифратора 12„ связанный с вторым входом триггера 13, выход которого обеспечивает сигнал разрешения на первом входе элемента И 10. Первый выход дешифратора 12 связан с первым входом элемента ИЛИ 15. Следовательно, 40 на выходе этого элемента появляется сигнал, поступающий на вход элемен- та 16 задержки, с второго выхода которого через усилитель-формирователь 18 сигнал поступает на второй 6$ вход элемента И 10, а с em выхода через первый выход блока " сигнал записи поступае на второй вход регистра 2. С третьего выхода элемента 16 задержки через усилитель-формирователь 19 на первый вход триггера 13 поступает сигнал установки его в исходное гостоянне.

Аналогичным образом при соответствующем коде операДчи возбуждается второй выаод дешифратора 12, а в вы- оаботке сигнала записи в регистр 3 участвует то же оборудование, но вместо триггера 13 используется триггер 14, а вместо элемента И 10 элемент И 14, с выход" которого через третий выход блока 5 сигнал записи поступает на второй вход регистра 3.

При возбуждении первого или второго выхода дешифратора 12 появляется сигнал на выходе элемента ИЛИ 15, который не только поступает на вход элемента 16 задержки, но и служит сигналом записи информации нз блока

6 в блок l, поступая на их входы через второй выход блока 5.

Таким образом осуществляется прием информации в счетчики 20 и 21 и регистры 2, 3 и 4. При записи в регистры 2 или 3 поступает сигнал на вход элемента 16 задержки и с первого выхода послед" ней через усилитель-формирователь 17 и выход 8 блока 5, через седьмой вход блока 7 поступает сигнал на второй вход триггера 30.. По этому сигналу с выхода триггера 30 снимается разре- . шающий сигнал на первый вход элемента И 2б, на второй вход которого поступают счетные .(тактовые) сигналы с выхода блока 1 через второй вход рлока 7, обеспечивая тем самым прохож дение тактовых (счетных) импульсов на вход счетчика 20. Когда счетчик отсчитывает положенный интервал времени согласно записанной а него информации с его выхода сигнал через первый выход блока 7 поступает на вход регистра 4 и используется как сигнал считывания из буфеуного регистра,а на входе 4 блока 1 этот сигнал представляет из себя признак, передаваемый в ЭВМ. Кроме этого, сйгнал с выхода счетчика 20 поступает на пер" вый вход триггера 30, переводя его в исходное состояние и тем самьм прекращая процесс счета в счетчике 20.

Аналогичным образом организуется подача счетных импульсов на вход счетчика 21 при возбуждении первого или второго выхода Ыешифратора 12.

Однако при этом используются элемент

ИЛИ 35, а вместо элемента И 26 r элемент И 27, а вместо триггера 30 триггер 31.

Выходы 1 и 2 дешифратора 12 через выходы блока 5 и входы блока 7 соответственно подключены ко вторьм вхо857997 шестой и седьмой выходы которого сое4О динены с третьим и четвертым выходаФормула изобретения дам триггера 32 и 33. Таким образом, сигналы с выходов дешифратора 12 запоминаются н соответствующих триггерах 32 или 33. По окончании счета с выхода счетчика 21 сигнал поступает на вторые нходы элементов И 28 и

29; На первый вход элемента И 28 поступает сигнал разрешения с выхода триггера 32, если на него поступает сигнал с первого выхода дешифратора

12. Следовательно, сигнал с выхода счетчика 21 проходит через элемент

И 28 и появляется на выходе 2 блока

7. Эатем этот сигнал поступает на третий вход регистра 2 и воспринимается как сигнал считывания (выдачи) иэ этого регистра н 3ВМ. 15

При возбуждении второго выхода дешифратора срабатывают триггер 33 и элемент И 30 и на выходе блока 7 появляется сигнал, поступающий на вход регистра 3 как сигнал считыва- 20 ния (выдачи). Триггеры 32 и 33 вознращаются в исходное состояние сигналом с выхода элемента 34 задержки, на вход которого поступает сигнал с выхода счетчика 21. 25

По описанному алгоритму происходит ныработка сигналон считывания в

3BN содержимого регистров через интервал времени, определяемый кодом, поступившим от самой ЭВИ. ЗО

Использование предложенной конструкции имитатора 5 режимов и блок 7 с их связями позволяет приблизить свойства имитатора к реальным свойствам имитируемого объекта и за счет этого добиться увеличения полноты контроля.

Устройство для контроля канала ввода-вывода вычислительной машины, содержащее блок согласования, выход которого соединен с первыми входами информационного регистра и регистра g5 команд, первый, второй и третий входы блока согласования соответственно подключены к выходам информационно го регистра, буферного регистра и регистра команд, выход блока полупостоянной памяти подключен к первоФ му входу буферного регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены имитатор режимов внешних устройств и блок ввода временной установки, первый вход которого подключен к первому выходу блока согласования и к первому входу имитатора режимов внешних устройств, второй и третий выходы блока согла- 40 сования соединены соответственно с вторым входом имитатора режимов внешних устройств и вторым входом блока ввода временной установки,первый выход которого соединен с четвер- 65 тым входом блока согласования и с вторым входом буферного регистра, второй и третий выходы блока ввода временной устанки соответственно соединены с вторыми входами информационного регистра и регистра команд соответственно, первый выход имитатора режимон внешних устройств соединен с входом блока полупостоянной памяти и третьим входом буферного регистра, нторой выход — с третьим входом информационного регистра, четвертый, пятый, шестой, седьмой и восьмой выходы имитатора режимов внешних устройств соединены с третьйм, четвертым, пятым, шестыч и седьмым входами блока ввода временной установки соответственно.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что имитатор режимов внешних устройств содержит первый, второй, третий и четвертый элементы И, первые входы первого и второго элементов И соединены с первым входом имитатора, вторые входы первого и второго элементов И соединены с вторым входом имитатора,выходы первого и второго элементов И подключены к соответствующим входам дешифратора, ныходы третьего и четвертого элементов И соединены соответственно с вторым и третьим выходами имитатора, первые входы третьего и четвертого элементов И подключены к выходам первого и второго триггеров соответственно, первый и второй выходы дешифратора соединены соответственно с первым входом первого элемента ИЛИ, четвертым выходом имитатора и с вторым входом первого элемента ИЛИ, с пятым выходом имитатора, ми дешифратора соотнетственно, выход первого элемента ИЛИ соединен со входом первого элемента задержки и первым выходом имитатора, первый выход первого элемента задержки через первый усилитель-формирователь соединен с восьмым выходом имитатора режимов, второй выход первого элемента задержки через второй усилитель-формирователь соединен с вторыми входами третьего и четвертого элементов И, третий выход первого элемента задержки через третий усилитель формирователь подключен к первым входам первого и второго триггеров, вторые входы которых соединены с первым и вторым выходами дешифратора соответственно.

3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок ввода временной уставки содержит пятый и шестой элементы И, выходы которых соединены с соответствующими входами первого счетчика, седьмой и восьмой элементы И, выходы которых соединены с соответствующими входами. второго счетчика, входы пятого, шестого, 857997

ВНИИПИ Заказ 7246/80 Тираж 745 Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 седьмого и восьмого элементов И соединены с первым входом блока, вторые входы пятого и шестого элементов И соединены с пятым входом блока,шестой вход которого подключен к вторьз» входам седьмого и восьмого элементов

И, вход первого счетчика подключен к выходу девятого элемента И,первый вход которого соединен с выходом третьего триггера, в". эрой вход — с вторым входом десятого элемента И и вторьм входом блока, выход десятого элемента И соединен с входом второго счетчика, а выходы одиннадцатого и двенадцатого элементов И подключены соответственно к второму и третьему выходам блока временной уставки,первче входы десятого, одиннадцатого и двенадцатого элементов И подключены к выходам четвертого, пятого и шестого триггеров, вторые входы од.. ннадцатого и двенадцатого элементов И соединены с выходом второго счетчика, .со входом элемента задержки и с перК ЯУМ вым входом четвертого тригг ра, первые входы пятого и шестого триггеров соединены с выходом второго элемента задержки, второй вход пятого триггера подключен к первому входу второго элемента ИЛИ и к третьему входу блока, четвертый вход которого .оединен с вторы». входом второго элемента

ИЛИ и с вторым входом шестого триггера, выход второго элемента ИЛИ под р ключен к второму входу четвертого триггера, выход первого счетчика соединен с первым выходом блока и с первым входом второго триггера, второй вход которого соединен с седьмьв» входом блока временной уставки.

Источники информации, принятые во внимание при экспертиэе

1. Авторское свидетельство СССР

9 415462, кл. G 06 F 11/04, 1974.

2. Авторское свидетельство СССР

20 а 503242, кл. G Ой F 11/04, 1976.

3. Авторское свидетельство СССР

9 642703, кл. С 06 F 11/04, 1979.