Логическое запоминающее устройство

 

О П И C А Н И Е ()858103

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз. Советских

Социалистических

Респубттни (6I ) Дополнительное к авт. саид-ву ¹ 649037 (22)» »««2.11.79 (21) 2840078/18 24 (81)М. Кд.

С, 11 С 15/00 с присоединением заявки М

3Ьеударстмнкьй квмитет

СССР (23) Приоритет— по делам изабретеннк и открытий

Опубликовано 23.08.81. Бюллетень М31 (53) УД1(, 681.327. .66 (088.8) Дата опубликевания описания 26.08.81 (72) Авторы изобретения

В.Ф. Нестерук и С.С. Ефимов

t с.

Омский политический инс титут (7I) Заявитель (54) ЛОГИЧЕСКОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

Изобретение относится к области BbIчиспитепьной техники н может быть использовано при цостроенин устройств хранения и переработки дискретной информации.

По основному авт. св, № 649037 известно логическое запоминающее устрой- ство, содержащее группы одноразрядных блоков памяти, управпяютпне блохи памяти и шины группового стробирования по числу групп одноразрядных блоков памяти, подкпюченные к стробируующмм входам одноразрядных блоков памяти и к стробирующему входу управляющего блока памяти соответствующей груптты, шину общего стробировання, . соединенную со стробируюшими входами одноразрядных блоков памяти, информационные входы и выходы которых соединены соответственно с выходами входного и со входами выходного регистров, управляющую шину стробирования, подкпюченнуто к стробируюшим входам управляющих блоков памяти, шину ввода константы и шину индикации, соединенные соответственно о информационными входа» ми управляющих блоков памяти и с информационным выходом управляющж о блоха цаыятп последней группы, шину признака группового стробироваиия, подключенную к шине группового стробнрования первой груп- пы блоков памяти, первые адресные шины и шину записи, соединенные соответственно с адресными входами и со входами записи всех одноразрядных и управляющих блоков памяти, шину считывания, подключенную ко входам считътвания одноразрядных блоков памяти и ко входам записи управляющих блоков памяти, шину опроса, соединенную со входами считывания управпяющих блоков памяти, информационные выходы каждого иэ которых, кроме последнего, подключены к шине группового стробирования последующей группы

Недостатком известного устройства явтиется низкое быстродействие, обусловленное отсутс твием воаможности совмещения процессов приема, буфериэации, выдачи н обработки илбормации.

3 8581

Пель изобретения — повышение быстродействия логического запоминающего устройс лза °

Поставленная цель достигается тем, что устройство содержит переключатель адресных шин, дешифратор адреса и блоки памяти магазинного типа по числу адресов одноразрядных блоков памяти, первые и вторые адресные входы переключателя адресных шин подключены соответственно к первым и вторым адресным шинам устройства, управляющий вход и выходы — со» ответственно к шине выбора адреса и ко входам дешифратора адреса, управляющий вход которого соединен с шиной управления дешифратором, каждый выход дешифратора адреса подключен к управляющим входам регистров соответствующего блока памяти магазинного типа, информационные входы первьж и информационные го выходы последних регистров каждого блока памяти магазинного типа подключены соответственно к выходам выдачи слова выходного и ко входам приема слова входного регистров. - 25

На чертеже приведена схема предложенного устройства.

Устройство содержит одноразрядные блоки 1 памяти, объединенные в группы 2, каждая иэ которых содержит управляющий зо блок 3 памяти, шину 4 группового стробирования. Адресные входы блоков 1 и 3 памяти подключены к первым адресным шинам 5. Входы записи и считывания блоков 1 памяти соединены с одноименны-35 ми шинами записи 6 и считывания 7, а вход 8 записи блоков 3 памяти подключен как к шине 6 записи, так и к шине 7 считывания. Входы 8 считывания всех блоков памяти соединены с шиной 9 опро- 4р са. Стробирующие входы блоков 3. памяти каждой иэ групп 2 подключены к шине 10 общего стробирования, а стробирующий вход каждого блока 3 памяти соединен с соответствующей шиной 4 группового 45 стробирования и с управляющей шиной

11 стробирования. Шина 4 группового стробирования первой группы 2 подключена к шине 12 признака группового стробирования, а информационный выход бло- 5о ка 3 памяти последней группы 2 соединен с шиной 13 индикации.

Информационные входы блоков 1 памяти подключены к информационным выходам входного регистра 14, информацион- >> ные входы блоков 3 памяти — к шине 15 ввода константы, а информационные выходы блоков 1 памяти соединены с информационными входами выходногорегистра 16.

03 4

B состав устройства входит также переключатель 17 адресных шин, подключенный к первым 5, ко вторым 18 адресным шинам и к шине 19 выбора адреса.

Выходы переключателя адресных шин соединены со входами дешифратора 20 адреса, управляющий вход которого подключен к шине 21 управления дешифратором, а выходы — к управляющим входам регистров 22 соответствующего блока 23 памяти магазинного типа. Информационные входы всех, кроме первых регистров

22 блоков 23 памяти магазинного типа, соединены с информационными выходами предыдущих регистров. Информационные входы первых регистров 22 блоков 23 памяти подключены к шинам 24 приема слова и к выходам 25 выдачи слова выходного регистра 16. Информационные выходы последних регистров 22 блоков

23 памяти подключены к шинам 26 выдачи слова и ко входам 27 приема слова входного регистра 14. Входы приема байта и управляющий вход входного регистра

14 соединены с шинами 28 приема байта и с управляющей шиной 29 байтового приема соответственно. Выходы выдачи байта и управляющий вход выходного регистра 16 подключены соответственно к шинам

30 выдачи байта и к управляющей шине

31 байтовой выдачи.

Считаем, что до начала работы во всех ячейках блоков 3 памяти записаны нули. Выполнение операций записи или считывания в блоках 1 и 3 памяти прстисходит только в том случае, если они находятся в активном состоянии. Переход каждого из блоков 1 и 3 в активное состояние осуществляется по сигналу, поступающему на стробирующий вход этих блоков. После выполнения операций записи или считывания блоки l и 3 памяти переходят в пассивное состояние.

Регистры 22 блоков 23 памяти при низком уровне напряжения на их управлякяцих входах находятся в состоянии выдачи информации, а при высоком уровне напряжения — в состоянии приема информации, .причем, время сохранения информации на выходах регистров 22 при смене уровня напряжения на их управляющих входах с низкого на высокий больше времени записи входной информации.

В каждой числовой линейке одноразрядных блоков 1 памяти операции приема или выдачи байта возможны в тех байтовых группах 2, в соответствую1цих ячейках которых управляющих блоков 3 па03 б линейке одноразрядных блоков 1 памяти сформировано.

Тогда в четвертом такте данного режима стробирующие входы всех одноразрядных блоков 1 памяти по шине общего стробирования поступает сигнал, активизирующий в них ячейки памяти выбранной числовой линейки. В этом же такте по сигналу на шине 19 выбора адре" а иереключателя 17 адресных шин на входы дешифратора 20 адреса поступает код адреса с первых адресных шин 5.

В пятом такте на шину 21 управления дешифратором 20 поступает сигнал, по которому на одном из его выходов появляется сигнал, активизирующий блок 23 памяти магазинного типа, соответствующий выбранной в одноразрядных блоках 1 памя. ти числовой линейке. B этом же такте по сигналу на шине 7 считывания полноформатное информационное слово через выходной регистр 16 поступает на информационные входы первого регистра 22 выбранного блока 23 памяти магазинного типа. В этом же такте по сигналу, поступающему с выхода деши ратора 20 адреса на управпяющие входы регистров

22, происходит сдвиг информации в направлении от первого регистра к последнему. При этом сформированное в данном режиме полноформатное слово записывается в первый регистр, содержвгое первого регистра переписывается во второй регистр, второго - в третий и т.д. Информация с последнего регистра 22 поступает на шины 26 выдачи слова. На этом режим формирования слова заканчивается.

B режиме расформирования слова устройство работает следующим образом.

В первом такте по сигналам на шине

19 выбора адреса и шине 21 управления дешифратором на одном из выходов дешюфратора 20 появляется сигнал, соответсч вующий коду адреса на первых адресных шинах 5, по которому осуществляется сдвиг информации в выбранном бпоке 23 памяти магазинного типа. При этом инфар мационное сл-ово иэ последнего регистра

22 переписывается во входной регистр 14.

H этом же такте на шину 10 общего стробирования поступает сигнал, активизирующий одноразрядные блоки 1 памяти.

Во втором такте по сигналу на шине

6 записи полноформатное слово из входного регистра 14 переписывается в соответствующую коду адреса на первых адресных шинах 5 числовую линейку одноазрядных блоков 1 памяти.

5 8581 мяти записан признак обработки байта, например логическая единица. Организуя последовательную перезапись единицы иэ одной ячейки памяти блоков 3 памяти в другую в какой-лЖо числовой линейке можно управлять выдачей или записью последоватещ,но следующих байтов ин«формации, что эквивалентно расформированию на байты или формированию из байтов полноформатного информаиионного слов à. > о

Предложенное устройство имеет четыре режима работы: режим формирования слова, режим расформирования слова, режим приема слова и режим выдачи слова. Каждый из первых двух режимов может быть сов- 1s мещен во времени с последними двумя р ежим ами.

В режиме формирования слова устройство работает следующим образом.

В первом такте на шину 12 признака 2î группового стробирования поступает сит нал, активизирующий числовую линейку в блоках 1 и 3 памяти группы 2, соответ ствующую коду адреса, присутствующему на первых адресных шинах 5. В этом же такте по сигналу на управляющей шине

29 байтового приема записывается байт информаиии, присутствующий на шинах

28 байтового приема, в соответствующие информационным входам каждой группы 2 ЭО разряды входного регистра 14.

Во втором такте по сигналу на шине

6 записи осуществляется запись байта информации из входного регистра в ячейки одноразрядных блоков памяти первой 3s группы 2, соответствующие коду адреса на первых адресных шинах 5. Одновременно в той же числовой линейке производи ся запись логической единицы в ячейку управляющего блока 3 памяти, поступаю- 40 щей на его информационный вход с шины ввода константы.

В третьем такте по сигналам на управляющей шине 11 стробирования и шине 9 опроса осуществпяется опрос со- 4> держимого управляющих блоков 3 памяти.

Считывание информаиии из управляющих блоков 3 памяти при этом производится с разрушением. Считанный сигнал поступает на шину 4 группового счробирования >о последующей группы 2 блоков памяти.

B дальнейшем в режиме формирования слова данные три такта повторяются при записи очередного байта информаиии до тех пор, пока после очередного третьего такта на шине 13 индикации не появится сигнал, готорый говорит о том, что полноформатное слово в выбранной числовой о

7 8581

В третьем такте нв шину 12 признака группового стробирования поступает сигнал, активизирующий числовую линейку в блоках

1 и 3 памяти группы 2, соответствующий коду адреса, п pHcyTc твующему H s п ервых адресных шинах 5.

Четвертый и пятый такт режима расформирования слова аналогичны соответ ственно второму и третьему тактам режк4в формирования слова. Отличие сос- о тоит в том, что в четвертом такте сигнал поступает не на шину 6 записи, а на шину

7 считывания. Б результате по сигналу на шине 31 байтовой выдачи байт информвпии считывается в выходной регистр 16 >s и поступает на шины 30 выдачи байта.

Ь режиме приема слова устройство работает следующим образом.

Переключатель адресных шин 17 по соответсчвующему сигналу на шине 19 go выбора .адреса передает на входы де"-. ши рвтора 20 адреса код адреса со вторых адресных шин 18. По сигналу на шике

21 управления дешифратором 20 на одном, из его выходов появляется сигнал, по кото- 25 рому осуществляется запись полноформвт ного слова с шин 24 приема слова и одновременный сдвиг информации в регистрах

22 выбранного блока 23 памяти магазинного типа. Затем сигнал на управляющем ЭО входе 21 дешифратора 20 снимается. Подавая nв вход 21 управления дешифратором

20 требуемое число сигналов записывают в выбранный блок 23 памяти магазинного типа соответствующее количество попнофорэ» матных слов, предназначенных для расформирования на байты.

l3 режиме выдачи слова устройство работает аналогично. Отличие состоит в том, что выдаваемые с последнего регистра 22 выбранного блока 23 магазинного типа сформированные ранее слова поступают к пользователю на шины 26 выдачи слова.

Режимы выдачи сформированных слов 45 и приема слов для расформирования на байты могут выполняться одновременно.

Кроме того, введенные отличительные

03 R признаки позволяют организовать параллел . ную работу устройства в режимах формирования или расформирования слов в одноразрядных блоках 1 памяти и приема и выдачи полнсформвтных слов в блоках 23 памяти магазинного типа. Это позволяет при обмене массивами слов между устрой= ствсм и множеством пользователей уменьшить потери времени на вхождение в связь и выхождение из связи в р раз, где и число регистров в каждом из блоков 23

i àãàçèííîãî типа. 1!олученный выигрыш во времени прямопропорционален числу регистров в блоках 23 памяти магазинного типа, максимальная величина которых определяется количеством слов, которое за один прием может обработать пользователь. формул а изобретения

Логическое запоминающее устройство по авт.св. No 649037, о т л и ч в ю m eе с я тем, что, с пелью повышения быстродействия ус 1ройства, оно содержит переключатель адресных шин, дешт@ратор адреса и блоки памяти магазинного типа по числу адресов одноразрядных блоков памяти, первые и вторые адресные входы переключателя адресных шин подключены соответственно к первым и вторым адресным шинам устройства, управляющий вход и выходы — соответственно к шине выбора адреса и ко входам дешифратора адреса, упрюляющий вход которого соединен с шиной управления дешифратором, каждый вход дешифрвтора адреса подключен к упрюляющим входам регистров соответствующего блока памяти магазинного типа, в информадионные входы первых и информадионные выходы последних регистров каждого блока памяти магазинного типа подключены соответственно к выходам выдачи слова выходного и ко входам приема слова входного регистров.

Источники информации, принятые во внимание при экспертизе

1.. Авторское свидетельство СССР

No 649037 кл. Q 11 С 15100., Ю75