Цифровой пропорционально-интегрально-дифференциальный регулятор

 

Союз Советских

Социалистических

Ресттублик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву— (22) Заявлено 070679 (21) 2778607/18-2-4 (51) М. КЛ.

G. 05 В 19/18 с присоединением заявки hK (23) Приоритет—

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 300881. Бюллетень ¹ 32

Дата опубликования описания 300881 (53) УДК6"- — 50 (088. 8) (72) Авторы изобретения

Т.М. Баева, М. Б. Баранов и М, C. Ворошилов I

Завод-ВТУЗ прн Ленннградоком мегаллннеоком аааоле им. XXII съезда КПСС (71) Заявитель (5 ч ) ЦИФРОВОИ ПРОПОРЦИОНАЛЬНО-И НТЕГP Ml bHO-ДИФФЕРЕНЦИАЛЬНЫМИ РЕГУЛЯТОР

Изобретение относится к автоматическому управлению и может быть использовано для многоканальных электроприводов работотехнических систем.

Известен цифровой регулятор, содеожащий вычислительное устройство, блок команд, блок настроек и реги ст ры j1), Недостатками известного устройства являются невысокое быстродействие и сложность.

Наиболее близким к предлагаемому по технической сущности является цифровой пропорционально-интегральнодифференциальный регулятор, содержа- 15 щий блок команд, первый выход которого соединен с первыми входами регистра отклонения, регистра результата, запоминающего устройства и сумматора, а второй выход — c входом блока на- 20 строек, причем первые выходы сумматора подключены поразрядно к соответствующим входам регистра результата (2J.

Недостатками данного регулятора являются сложность и низкое быстродействие.

Цель изобретения — повышение быстродействия и упрощение регулятора.

Указанная цель достигается тем, что выход блока настроек регулятора 30 соединен с входом блока команд, выходы регистра отклонения поразрядно соединены с соответствующими входами запоминаюшего устройства, выходы которого йодключеаны к соответствующим входам сумматора, вторые выходы которого соединены с соответствующими входами запоминающего устройства.

Причем блок команд содержит микропрограммный автомат, первый и второй выходы которого .подключены соответственно к первому и второму выходам блока, вход которого соединен с входом микропрограммного автомата, управляющие входы которого подключены к соответствующим выходам генератора тактовых импульсов.

На фиг. 1 изображена блок-схема предлагаемого регулятора, на фиг. 2 то же, алгоритма работы микропрограммного автомата.

Регулятор содержит регистр 1 отклонения, включающий регистр 2 ошибки и регистр 3 адреса, запоминающее устройство 4, состоящее из ячеек памяти величины ошибки слежения 5 и величины суммы 6, сумматор 7, регистр 8 результата, блок 9 команд, состоящий из микропрограммного автомата (МПА)

10, выдаюшего микрокоманды, которые

860005 управляют работой всего регулятора, генератора 11 импульсов, триггера 12 готовности, триггера 13 запуска, блок 14 настроек, состоящий из схемы

15 опроса констант, схемы 16 формирователя констант, регистра 17 кон"тант и счетчика 18.

Регулятор обеспечивает формирование регулирующего воздействия по каждому каналу, описываемое формулой а(о= К,(К„)((ИТ)+К,!Ь Х(1Т)+ Х(И-Т)-X((n- Ï>Ö

10 где Х (и Т ) — величина рассогласования для канала, К, К, К > — параметры настройки регу2. лятора для канала.

Полный цикл работы ПИД регулятора определяется состоянием микропрограммного автомата, В новое состояние автомат переходит по первому такту, выдаваемому генератором 11 импульсов, 20 и одно состояние длится четыре такта частоты 500 кГц. Выходы NIA подсоединены к управляющим входам всех функциональных узлов регулятора, а на его вход подается информация о состо- gg яниях счетчика 18 и регистра 17 констант в младший разряд последнего.

Величина ошибки слежения Х (и Т) (15разрядное двоичное число) поступает в регистр ошибки, а адрес соответствующего следящего привода А (q Т) (4разрядное двоичное число) — в регистр адреса одновременно с сигналом запроса. Последний устанавливает триггер

13 запуска в единичное состояние, а триггер 12 готонности в нулевое состояние и запускает МПА . В состоянии автомата С„, кроме записи и регистр отклонения ошибки слежения и адреса привода, происходит Обнуление сумматора 7 и предварительный выбор константы К . После чего автомат переходит в следующее состояние С (фиг.2) .

В этом состоянии производится очистка сумматора 7 и выбранная константа

К записывается в регистр 17 констант 4 и счетчик 18 (мантисса — в регистр константы, порядок — н счетчик). В состояниях С -С осуществляется предвычисление очередного слагаемого интегральной составляющей при участии сумматора 7, ре гистра 2 ошибки МПА 10, В состоянии С завершается вычисление очередного слагаемого интегральной состанляющей в сумматоре 7. B состоянии С > вычисляется текуцее

55 значение интегральной составляющей закона регулирования. В следующем состоянии С текущее значение инте8 гральной сост анляюцей з апоми нается н ячейки 6 памяти для данного канала и на этом завершается вычисление ин- 60 тегральной составляюцей . в текущем цикле.

В сОстОЯнии С < Обнуляется -. ýèÃÃер

13 запуска, сумматор 7 очищается для вычисления пропорциональной состав- 65 ляющей и производится выбор константы

К . Далее повторяется состояние автомата С, но уже в регистр 17 констант и счетчик 18 записываются мантисса и порядок константы К1, а в состояниях С -С осуществляется вычисление пропорциональной составляющей закона регулирования. В состоянии Cqp прои э водится суммирование пропорциональной составляющей, находящейся н сумматоре, с хранящимся в ячейке 5 памяти предыдущим значением величины рассогласования, взятым с обратным знаком. В состоянии C+, завершается формирование суммы пропорциональной и диф4 ренциальной составляющих закона регулирования в сумматоре 7 и производится запоминание величины текущего рассогласования с обратным знаком в ячейки 5 запоминающего устройства. Эавершается формирование суммы всех составляющих закона регулирования в состоянии С . В

coñòoÿíèè автомата С 2 проиэводйтся запись суммы всех составляющих з акона"- регулирования в выходной регистр 8 результата и выбор константы К>, которая н этом состоянии записывается и счетчик блока настроек. Умножение суммы составляюцих на константу для завершения вычисления по закону регулирования производится н состоянии

С, а затем МПА 10 переходит в состояние С и регулятор возвращается в исходное состояние: триггер 12 готовности устанавливается н единичное состояние и блок 9 "ожидает" очередно го з апроса на обслужи в ание .

Применение н цифровом ПИД-регуляторе сумматора-нычитателя параллельного типа, управляемого МПА,позволяет увеличить быстродействие устройства, так как нет лишних пересылок из сумматора в регистр и все вычисления производятся в сумматоре, Это дает воэможность значительно повысить скорость вычисления управляющего воздействия по ПИД-закону при более простой структуре регулятора и получить н результате значительный технико-экономический эффект.

Формула изобретения

1, Цифроной пропорционально-интегрально-дифференциальный регулятор, содержащий блок команд, первый выход которого соединен с первыми входами регистра отклонения, регистра результата, запоминающего устройства и сумматора, а второй выход — с входом блока настроек, прич м первые выходы сумматора подключены поразрядно к соо-,ветствующим входам регистра результата, отличающийся тем, что, с целью повышения быстродействия и упрощения регулятора, выход блока настроек соединен с входом блока команд, выходы регистра от860005 клонения поразрядно соединены с соответствующими Входами з апоминающего устройства, выходы которого подключены к соответствующим входам сумматора, вторые выходы которого соединены с соответствующими входами

5 з апоми нающего уст ройст в а.

2. Регулятор по п.1, о т л и ч а ю шийся тем, что блок команд содержит микропрограммный автомат, первый и второй выходы которого подключены соответственно к первому и второму выходам блока, вход которого соединен с входом микропрограммного автомата, управляющие входы которого подключены к соответствующим выходам генератора тактовых импульсов.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 622051, кл. G 05 В 11/26, 1977.

2, Круг E.Ê. и др. Цифровые регуляторы. М-Л., "Энергия", 1966, с.455 (прототип).

860005

Составитель С. Дунаев

Техред A. Бабинец Корректор М. Шароши

Редактор А. Лежнина

Тираж 940 Подписное

ВНИИПИ Государственного комитета СССР по делам иэобретений и открытии

113035, Москва, Ж-35, Раушская наб., д. 4/5

Закаэ 7546/71

Филиал ППП "Патент", г. ужгород, ул. Проектная, 4