Сглаживающий фильтр

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ

Союз Советских

Социанистических

Республик

Ф

<и86877О (61) Дополнительное к авт. свид-ву (22) Заявлено 25.0180 (21) 2878359/18-24 с присоединением заявки H9— (51)PA. Кл 3

G 06 F 15/353

Н 03 Н 17/04

Государстиеииый комитет

СССР ио делам изобретеиий и открытий (23) Приоритет

Опубликовано 300981. Бюллетень Но 36

Дата опубликования описания 3009,81 (53) УДК 681. 323 (088. 8) (72) Авторы изобретения

В.A.Aíoðîâè÷ и В.A.Oïàðèåíêo (71) Заявитель (5 4 ) СГЛАЖИВАЮЩИИ ФИЛЬТР

Изобретение относится к вычислительной технике и может быть использовано для сглаживания процессов с линейным изменением среднего значения случайного параметра.

Известна "Параллельная арифметическая структура для выполнения рекурсивной цифровой фильтрации",содержащая сумматор, умножитель, вентили, буферную память, накопитель, память коэффициентов, блок переполнения и блок масштабирования (11.

Недоотатком этого устройства является низкое быстродействие.

Наиболее близким к предлагаемому является "Фильтр "скользящего" сглаживания, содержащий перемножители, вычитатели, сумматоры и элементы задержки (23.

Недостатком изВестного устройства является низкая точность сглаженного параметра.

Дель изобретения - повышение точности работы устройства.

Поставленная цель достигается тем, что в сглаживающий фильтр, содержащий три неремножнтеля, первый вычитатель, три сумматора, два элемента задержки, причем выход первого вычитателя соединен с первым входом первого перемножителя, выход первого перемножителя соединен с первым входом первого сумматора, выход которого соединен через первый элемент задержки с первым входом второго перемножителя, выход которого соединен с первым входом второго сумматора, выход которого соединен с первым входом третьего сумматора, выход которого керез второй элемент задержки соединен со вторым входом второго сумматора, выход второго сумматора соединен с первым входом первого вычитателя, выход которого соединен с первым входом третьего перемножителя, выход которого соединен со вторым входом третьего сумматора, введены третий, четвертый и пятый элементы задержки, делитель, блок памяти, второй вычитатель, четвертый перемножитель, узел формирования коэффициентов сглаживания и коммутатор, причем второй вход первого вычитателя является первым входом фильтра, второй вход фильтра соединен с первым входом второго вычитателя и через третий элемент задержки со вторым входом второго вычитателя, выход которого соединен со вторым входом второго перемножителя и с входом четвертого перемножителя, 868770 выход четвертого перемножителя соединен с первым входом узла формирования коэффициентов сглаживания, выход которого соединен с входом коммутатора и с входом четвертого элемента задер - жки, выход которого соединен со вторым входом узла формирования коэффи5 циентов сглаживания, первый и второй выход коммутатора соединены соответственно со вторыми входами первого и третьего перемножителя, группа вы- 10 ходов блока памяти соединена с группой входов коммутатора, третий вход фильтра соединен с первым входом делителя и через пятый элемент задержки со вторым входом делителя, выход делителя соединен с третьим входом узла формирования коэффициентов сглаживания, выходы первого, второго и третьего сумматоров являются соответственно первым, вторым и третьим выходами фильтра. 20

Узел формирования коэффициентов сглаживания содержит два дешифратора, два блока элементов И и два блока элементов ИЛИ, причем вход первого дешифратора соединен с первым входом

25 узла, выход первого дешифратора соединен с первым входом первого блока элементов И, второй вход которого соединен со вторым входом узла, выход первого блока элементов И соединен с входом первого блока элементов

ИЛИ, выход которого соединен с первым входом второго блока элементов

И, второй вход которого соединен с выходом второго дешифратора, вход которого является третьим входом узла, выход второго блока элементов И соединен с входом второго блока элементов ИЛИ, выход которого является выходом узла.

На фиг. 1 представлено предлагае- 40 мое устройство, структурная схема; на фиг. 2 — блок-схема логического узла.

Устройство содержит вычитатель 1, перемножитель 2, сумматор 3< элемент

4 задержки, перемножитель 5, сумматор 6, сумматор 7, элемент 8 задержки, перемножитель 9, элемент 10 задержки, вычитатель 11, перемножитель

12, узел 13 формирования коэффициентов сглаживания, коммутатор 14, блок

15 памяти, элемент 16 задержки, делитель 17, элемент 18 задержки, выходы

19 — 21 устройства.

Логический узел содержит дешифраторы 22, блоки 23 элементов И, блоки

24 элементов ИЛИ. . Устройство работает следующим образом.

На входы вычитателя 11 и элемента

10 задержки поступает код значения 4Q времени поступления очередного отсчета случайной величины. Значение,соответствующее прошлому отсчету, поступает с выхода элемента 10 на второй вход вычитателя 11, на выходе которого получается разность времен поступления. Это значение подается на перемножитель 12, где нормируется (умно фается на определенный коэффициент

--) и на вход перемножителя 5, на другой вход этого перемножителя подается с выхода элемента 4 задержки сглаженное значение скорости на определенный момент времени. Произведение с выхода перемножителя 5 поступает на вход сумматора 6, на второй вход которого подается сглаженное значение параметра с выхода элемента 8 задержки, в соответствии с формулой (1) получаем экстраполированное значение (1)

Далее сглаживание производится в соответствии с формулами: (2) Vgп эп л

+ зп (3) л h 8 й-1 + Ц (4) то л л где Чп „, V „- сглаженные значенияя параметра соответственно на и 1 и и-ом шаге сглаживания; л л сглаженные значения скорости изменения параметра на и -1 и и -ом шаге сглаживания;

V — полученное случайное значение параметра;

Тп — произвольный период нормировки;

Т вЂ” период обновления получаемых входных случайных значений;

А,В- коэффициенты сглаживания.

Экстраполированное значение подается на вход вычитателя 1, на другой вход которого подается измеренное случайное значение.

На выходе вычитателя 1 получается разность экстраполированного и случайного значений в соответствии с формулой (2). На вход элемента 16 и делителя 17 поступают значения среднеквадратичной ошибки измерения данного случайного параметра. На второй вход делителя 17 с выхода элемента

16 поступает значение ошибки на момент (n-1) . Значения с выхода перемножителя 12 и делителя 17 поступают на входы узла 13, а с выхода элемента 18 — значение управляющего сигнала для .коммутатора 14 на прошедший момент (n-i). Узел 13 выбирает соответствующие значения коэффициентов

A и B/T> c помощью дешифраторов 22 и блоков 23 и 24. В соответствии с управляющим сигналом в коммутаторе

14 производится коммутация соответствующих выходов блока 15, где в соответствующих ячейках записаны значения коэффициентов сглаживания. Эти

868770 коэффициенты подаются на входы перемножителей 2 и 9, где вычисляются

В соответственно —, ьЧ„, и А Nз„.

В сумматоре 7 производится вычисление сглаженного значения по формуле (3), а в сумматоре 3 — по формуле (4). Результаты вычислений с выходов 19 — 21 выдаются на вход устройства.

Применение изобретения позволяет повысить точность измерения.

Формула изобретения

1. Сглаживающий фильтр, содержащий три перемножителя, первый вычи- 15 татель, три сумматора, два элемента задержки, причем выход первого вычитателя соединен с первым входом первого перемножителя, выход первого перемножителя соединен с первым вхо- 20 дом первого сумматора, выход которого через первый элемент задержки соединен с первым входом второго перемножителя, выход которого соединен с пеРвым входом второго сумматоРа, 25 выход которого соединен с первым входом третьего сумматора, выход которого через второй элемент задержки соединен со вторым входом второго сумматора, выход второго сумматора соединен с первым входом первого вы. читателя, выход которого соединен с первым. входом третьего перемножителя,выход которого соединен со вторым входом третьего сумматора, о т л и— ч а ю шийся тем, что, с целью повышения точности работы устройства, оно содержит третий, четвертый и пятый элементы задержки, делитель, блок памяти, второй вычитатель, четвертый перемножитель, .узел формирования ко- 40 эффициентов сглаживания и коммутатор, причем второй вход первого вычитателя является первым входом фильтра, второй вход фильтра соединен с первым входом втоРого вычитателя и через 45 третий элемент задержки со вторым входом второго вычитателя, выход ко, торого соединен со вторым входом вто- рого перемножителя и с входом четвертого перемножителя, выход четвертого перемножителя соединен с первым входом узла формирования коэффициентов сглаживания, выход которого соединен с входом коммутатора и с входом четвертого элемента задержки, выход которого соединен со вторым входом узла формирования коэффициентов сглаживания, первый и второй выходы ком-. мутатора соединены соответственно со вторыми входами первого и третьего перемножителя, группа выходов блока памяти соединена с группой входов коммутатора, третий вход фильтра соединен с первым входом делителя и через пятый элемент задержки со вторым входом делителя, выход депителя соединен с третьим входом уз ла формирования коэффициентов сглаживания, выходы первого, второго и третьего сумматоров являются соответственно первым, вторым и третьим выходами фильтра.

2. Фильтр,по и. 1, о т л и ч а юшийся тем, что узел формирования коэффициентов сглаживания содержит два дешифратора, два блока элементов И и два блока элементов ИЛИ, причем вход первого дешифратора соединен с первым входом узла, выход первого дешифратора соединен с первым входом первого блока элементов И, второй вход которого соединен со вторым входом узла, выход первого блока элементов И соединен с входом первого блока элементов ИЛИ, выход которого соединен с первым входом второго блока элементов И, второй вход которого соединен с выходом второго дешифрато-. ра, вход которого является третьим входом узла, выход второго блока элементов И соединен с входом второго блока элементов ИЛИ, выход которого является выходом узла.

Источники информации, принятые во внимание при экспертизе

1. Патент CtllA 9 4117541, кл. Зб4-724, 1976.

2. Кузьмин С.3. Основы теории цифровой обработки радиолокационной информации. М., "Советское радио", 1974, с. 383, рис. 9-10 (прототип).