Цифровой фильтр

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОВРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

-(860287 (6l ) Дополнительное K авт. свид-ву— (22)Заявлено 29.11.79 (21) 2844411/18-24 с присоединением заявки,% (23) Приоритет

Опубликовано 30 ° 08 ° 81.6ктллетень .% 32

Дата опубликования описания 30.08.81ф (51) М. Кл.

Н 03 Н 17/04

Веудерстееиимй комитет

СССР пв делам изобретений и отерытиЯ (53) УД К681. 323 (088. 8) (72) Авторы изобретения

Ф !

А.М.Ионтов и M.Ã.Øâåö (71) Заявитель (54) ЦИФРОВОЙ ФИЛЬТР

Изобретение относится к цифровой вычислительной технике и может быть использовано в устройствах цифровой обработки сигналов.

Известен цифровой фильтр, исполь« зующий принцип накопления выделения полезного сигнала и содержащий умножители многоразрядных чисел Pl) .

Однако операция умножения является одной из .наиболее длительных по то времени и снижает быстродействие устройства, так как многоразрядные умножители весьма громоздки и в определенной степени определяют габариты и параметры цифрового фильтра в целом.

Наиболее близким к предлагаемому устройству по назначению, технической сущности и реализации является цифровой фильтр, состоящий нз последовательно соединенных входного запоминающего устройства ЗУ, вычитающе1 о устройства, умножителя, сумматора и выходного ЗУ, выход котороro соединен со вторыми входами вычитающего устройства и сумматора. В качестве умножктеля используется регистр сдвига, который эквивалентен умножению íà g,,где к - число сдвигов. Прн этом достигается сокращение габаритов, потребляемой мощности и времени выполнения операцт.и (2 J.

Недостаток устройства — невозможность точной реализации требуемой постоянной времени фильтра и соответственно ухудшение помехоустойчивости, так как с помощью регистра сдвига требуемый код множителя можно реализовать только приближенно.

Цель изобретения — увеличение точ-, ности и повышения помехоустойчивости цифрового фильтра путем введения в него счетчика, дешифратора, мультиплексора и дополнительного сумматора.

Сущность изобретения заключается в том, что в процессе работы осущест вляется периодическое изменение кода числа сдвигов от К до К+1, причем

3 860

2 1мр 21" 1, где И вЂ” точная величина требуемого кода множителя. Периоди4ческим переключением кода числа сдвигов от К до, (К+1) можно добиться максимального приближения результата накопления цифрового фильтра с регистром сдвига к результату накопления цифрового фильтра с умножителем.

Поставленная цель достигается тем, что в цифровой фильтр, содержащий блок входной памяти, выход которого соединен с первым входом вычитателя, выход которого подключен. к первому входу регистра сдвига, вы— ход которого соединен с первым входом первого сумматора, выход которого

"подключен ко входу блока выходной памяти, выход которого соединен со вторым входом вычитателя и первого сумматора и является выходом фильтра, вход блока входной памяти, является входом фильтра, в него введены счетчик, дешифратор, мультиплексор, второй сумматрр, выход которого подключен к первому входу мультиплексора, второй вход которого объединен с первым вхо-., дом второго сумматора и является входом задания кода числа сдвигов фильтра, выход счетчика подключен ко входу дешнфратора, первый выход которого соединен с третьим входом мультиплексора, выход которого подключен ко второму входу регистра сдвига, второй выход дешифратора соединен с первым входом счетчика, второй вход которого является входом синхронизации фильтра, второй вход второго сумматора является входом задания кода единицы фильтра.

На чертеже представлена функциональ ная схема предлагаемого устройства. цифровой фильтр содержит шину 1 входного сигнала (вход фильтра) подключенную к блоку 2 входной памяти, соединенному последовательно с вычитателем 3, регистром 4 сдвига, первым сумматором 5 и блоком 6 выходной памяти, выход которого -coe aez с шиной 7 выходного сигнала (выход фильтре и со.вторыми входами блоков 3 и 5, вход, синхронизации, счетчик 9, дешифратор 10 и мультиплексор 11, причем шина 8 синхронизации соединена с счетным входом счетчика 9, вход 12 задания кода числа сдвигов, вход 13 задания кода единиць1, второй сумматор 34, Фильтр работает следующим образом, 287 4

Код входного сигнала поступает на шину 1 и, пройдя через блок 2, поступает на вычитатель 3, на второй вход которого подается код выходно5 го сигнала из блока 6. Полученная разность кодов поступает в блок 4, в котором производится сдвиг на К или (К+1) разрядов. Полученный в результате сдвига в блоке 4 код суммируется в блоке 5 с кодом выходного сигнала, поступающего из блока

6, и результат записывается в блок 6.

Порядок изменения величины сдвига в блоке 4 на К илн (К+1) разрядов заключается в следующем. B исходном состоянии мультиплексор 11, управляемый дешифратором 10, находится в положении, при котором через него на 1 управление сдвигом регистра 4 прохо-. дит из шины 12 код числа сдвигов К.

Мультиплексор 11 сохраняет зто положение по мере поступления импульсов синхронизации из шины 8 на вход счетчика 9) который последовательно переходит от нулевого до (i-1)-го положения. Когда счетчик 6 достигает

i-го положения, дешифратор 10 переключает мультиплексор 11 во второе положение, при которой на управление сдвигом в регистр 4 проходит код числа К, увеличенный на единицу в сумматоре 14 т.е. (К+1) . Следующее — (i+1)-ое положение дешифратора 10 устанавливает, счетчик 9 в нулевое состояние, и весь цикл повторяется. Дешифратор 10 определяет порядок чередования кодов сдвига

К и 1К+1) выбор которых совместно с порядком их чередования обеспечивает условие максимального приближения результата сдвига в регистре

4 сдвига к требуемой величине произведения.

Использование предлагаемого устройства позволит увеличить точность

45 фильтрации при одновременном повышении помехоустойчивости за счет введения переменного кода сдвига.

Формула изобретения. Цифровой фильтр, содержащий блок входной памяти, выход которого.соединен с первым входом вычитателя, выход

55 которого подключен к первому всюду регистра сдвига, выход которого сое, динен с первым входом первого сум матора, выход которого подключен

5 860287 ко входу блока выходной памяти, выход которого соединен со вторым вхо- дом вычитателя и первого сумматора и является выходом фильтра, вход блока входной памяти является входом фильтра, о т .л и ч а ю шийся тем, что, с целью повышения точности и помехоустойчивости, в него введены счетчик, дешифратор, мультиплексор, второй сумматор, выход которого подключен к первому входу мультиплек сора, второй вход которого объединен

;с первым входом второго сумматора и является входом задания кода числа

> сдвигов фильтра, выход счетчика подключен ко.входу дешифратора, первый выход которого соединен с третьим входом мультиплексора, выход которо го подключен ко второму входу регистра сдвига второй выход дешиф ратрра соединен с первым входом счет чика, второй вход которого является входом синхронизации фильтра, второй вход второго сумматора является входом задания кода единицы фильтра.

Источники информации, принятые во внимание прн экспертизе

1. Авторское свидетельство СССР.

Ф 627481, кл. G 06 F 15/34, 1976.

2. Патент Японии У 53-34700, кл. G 06 F 15/34, 1978 (прототип)..

Составитель А, Баранов ехред ИЛабакович Корректор У. Пономаренко

Редактор И.Ковальчук

Фллиал ППП " атент, r. Ужгород, ул. Проектная, Заказ 7572 85 Тираж 988 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Хосква, Ж-35, Раушская наб., д. 4/5