Устройство формирования селекторных импульсов

 

ОП ИСАНИЕ

ИЗО6РЕТЕН ИЯ

К АВТОБУС КРМУ СВИДЕТЕЛЬСТВУ

СюоЗ Coeeiouee

С ())) 868998

Республнк

К. В. Павленко, Н. А. Корнев, О. И. Корнилов и Н. Ф. Игнатенко

t ..1, (.. /

Ленинградский ордена Ленина электротехйический ий(:титут) им. В. И. Ульянова (Ленина)

" c.

-. -а ь (72) Авторы изобретения

1 (71 ) Заявитель (54) УСТРОЙСТВО ФОРМИРОВАНИЯ СЕЛЕКТОРНЫХ ИЯПУЛЬСОВ

Изобретение относится к импульсной технике, а именно к радионавигации, и может: быть использовано в приемоиндикаторах фазовых радионавигационных систем.

Известны управляемые формирователи селекторных импульсов, используемых в каналах слежения, которые строятся либо по принципу управляемых делителей частоты, либо по принципу временной задержки (1).

Однако при использовании в радиосистемах со слежением за фазой при временном разделении сигналов при цифровом выполнении систем наблюдает)5 ся либо медленная отработка сигнала рассогласования (управляемые делители с цифровьпчи фазовращателями), либо возникает необходимость временной привязки моментов начала работы устрой20 ства и становится невозможным введение: корректирующих чисел в произвольный момент времени (схемы управляемой временной задержки) .

Наиболее близкой к предлагаемой по технической сущности является схе1 ма управляемой временной задержки, которая содержит триггер, счетчик, схему сравнения, регистр памяти, схему И, причем инверсный выход триггера соединен со входом разрешения записи регистра памяти, а прямой выход подан на один вход схемы И, дру.гой вход которой является входом тактовых импульсов, выход же схемы И подан на счетный вход счетчика, выходы счетчика поразрядно соединены со входами схемы сравнения, вторые входы которой соединены с регистром памяти, а выход схемы сравнения, являющийся выходом устройства, соединен со входом К триггера (2).

Недостаток этого устройства — малая надежность формирования селекторных импульсов по кодовому сигналу управления, приводящая к снижению помехоустойчивости следящих систем и необходимости жесткой временной

868998 привязки ввода управляющей информа ции по внутренним сигналам формирователя.

Цель изобретения — повышение надежности установки селекторных импульсов.

Поставленная цель достигается тем, что в устройство формирования селекторных импульсов, содержащее первые триггеры, счетчик, регистр памяти, элемент И и триггер, инверсный выход . которого соединен со входом управления первого регистра памяти, а прямой выход — со входом первого элемента И, второй вход которого подключен ко входной шине тактовой частоты. выход соединен со входом первого счетчика, введены второй счетчик, второй регистр памяти, второй элемент И, элемент ИЛИ, выход которого соединен со входами установки нуля обоих регистров памяти и со счетным входом триггера, прямой -выход которого соединен со входом управления записью второго регистра памяти, а инверсный выход — со входом второго элемента И, другой вход которого подключен ко входной шине тактовой частоты, а вь!ход соединен со входом второго счетчика, причем выходы обоих счетчиков соединены со входами схемы ИЛИ, установочные входы первого счетчика соединены с выходами первого регистра памяти, а установочные входы второго счетчика соединены с выходами второго регистра памяти, установочные же

35 входы обоих регистров памяти соединены с шинами кода числа фазовой задержки селекторных импульсов, а входы управления записью обоих регист40 ров памяти соединены с шинами сигнала управления записью кода.

На чертеже изображена схема предлагаемого устройства.

Устройство формирования селекторных импульсов канала слежения содержит триггер 1, элемент И 2, счетчик 3, регистр 4 памяти, причем прямой выход трйггера 1 соединен со входом элемента И 2, на второй вход которого поданы входные сигналы такто- 50 вой частоты, а выход элемента И 2 соединен со счетным входом счетчика 3, инверсный выход триггера соединен со входом управления регистра 4 памяти, а также содержит введенные вто- 55 рой элемент ИЛИ 5, второй элемент И б, второй счетчик 7, второй регистр 8 памяти, причем выход элемента ИЛИ 5, являющийся выходом устройства формирования, соединен со входами установки в нуль регистров 4 и 8 памяти и

-со счетным входом триггера 1, прямой выход которого соединен со входом управления выходом второго регистра 8 памяти, а инверсный выход триггера 1 соединен со входом второго элемента И 6, на другой вход которого поданы сигналы тактовой частоты выход же второго элемента И 6 соединен со входом второго счетчика 7, причем выходы обоих счетчиков 3 и 7 соединены со входами элемента ИЛИ 5, а установочные входы счетчика 3 соединены с выходами регистра 4 памяти, а установочные входы второго счетчика 7 соединены с выходами второго регистра 8 памяти, установочные входы обоих регистров 4 и 8 памяти соединены поразрядно и являются входами кода числа фазовой задержки селекторных импульсов, а входы управления записью обоих регистров 4 и 8 памяти соединены вместе и являются входами сигнала управления записью кода.

Устройство работает следующим образом.

Триггер является коммутатором, управляющим работой счетчиков 3 и 7, а также управляет выводом данных из регистра 4 памяти в счетчик 3 н из регистра 8 памяти в счетчик 7. Как видно из чертежа, схема построена по симметричному принципу. ПуФ:ть в некоторый момент времени на прямом выходе триггера 1 записана единица (на инверсном — нуль 1. При этом тактовые импульсы со входа через элемент И 2 подаются на счетчик 3, который находится в состоянии счета, в то время как счетчик 7 не работает(элемент И б по управляющему инверсному выходу триггера закрыт ).

Импульс переполнения счетчика 3 поступает через элемент ИЛИ 5 на выход и одновременно на счетный вход триггера 1, опрокидывая его в инверсное. состояние, а также на установку в нуль регистров 4 и 8 памяти. Выходной сигнал с элемента ИЛИ S является сигналом опорной последовательности формирователя. Следующий импульс будет выработан аналогично, как импульс переполнения счетчика 7 (счетчик 3 в неработающем состоянии,,1. Таким образом, при отсутствии управляющей информации в регистрах 4 и 8 памяти, на

868998 выходе генерируется последовательность селекторных импульсов.

Пусть на входы регистров 4 и 8 памяти поступает информация в виде кода числа, соответствующего изменению фазы опорной последовательности. Эта информация может быть введена в регистры 4 и 8 памяти только при поступлении на вход управления управляющего сигнала. При этом управляющая инфор-,ip мация вводится в регистры 4 и 8 памяти. Поскольку в этот момент времени неработающим является счетчик 3, а по инверсному выходу триггера 1 сигнал управления записью числа из регистра 4 памяти h счетчик 3 равен единице, то код управляющего числа записан в счетчик 3. При этом счетчик 3 установлен в положение, соответствующее требуемому фазовому сдвигу. После о окончания счета работающим счетчиком 7 выходной импульс элемента ИЛИ 5 устанавливает оба регистра памяти в нуль, а счетчик 3 начинает счет с установленного числа. При этом ра5 зово происходит корректировка фазы выходной последовательности. Далее оба счетчика при отсутствии управляющей информации работают поочередно, как было указано выше.

Таким образом, в результате введения второго счетчика и поочередной работы счетчиков. снимается ограничение на временной интервал ввода управляющей информации и повышается на- . дежность формирования селекторных им.пульсов в соответствии с заданным сигналом управления. Это приводит к повышению помехоустойчивости следящих систем за счет исключения появле( ния возможных выборок сигнала, не не- 4О сущих полезной информации. Кроме того, использование предлагаемого устройства позволяет упростить ввод цифровой информации за счет независимости момента ввода от внутреннего 45 состояния формирователя и использовать этот формирователь в составе микропроцессорной системы обработки информации. Причем в этом случае отпадает необходимость установки отдельных формирователей при работе по многим сигналам, что уменьшает объем и упрощает аппаратную часть микропроцессорной системы.

Формула изобретения

Устройство формировани» селекторных импульсов, содержащее первые триггеры,< счетчик, регистр памяти, элемент.И и триггер, инверсный выход которого соединен со входом управления первого регистра памяти, а прямой выход — со входом первого элемента И, второй вход которого подключен ко входной шине тактовой частоты, выход соединен со входом первого счетчика, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности установки селекторных импульсов, в него введены второй счетчик, второй регистр памяти, второй элемент И, элемент ИЛИ, выход которого соединен со входами установки нуля обоих регистров памяти и со счетным входом триггера, прямой выход которого соединен со входом управления записью второго регистра памяти, а инверсный выход— со входом второго элемента И, другой вход которого подключен ко входной шине тактовой частоты, а выход соединен со входом второго счетчика, причем выходы обоих счетчиков соединены со входами схемы ИЛИ, установочные входы первого счетчика соединены с выходами первого регистра памяти, а установочные входы второго счетчи ка соединены с выходами второго регистра памяти, установочные же входы обоих регистров памяти соединены с шинами кода числа фазовой задержки селекторных импульсов, а входы управления записью обоих регистров памяти соединены с шинами сигнала управления записью кода.

Источники информации, принятые во внимание при экспертизе

1. Расчет элементов импульсных и цифровых схем радиотехнических устройств. Под ред. проф. Ю.М. Казаринова. М., "Высшая школа", 1976, с.21.

2. Кинкулькин И.Е. и др. Фазовый метод определения координат. М., "Советское радио", 1979. с. 20.

868998

Составитель Л. Колосков

Я-- . - В- И9:.ВЮ.

Заказ 8354/83 Тираж 99I Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

lI3035 Москва Ж-35 Раушская наб; д. 4 5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4