Параллельный аналого-цифровой преобразователь

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ВТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву(22) Заявлено 2501ЯО (g1) 2873750/18-21 (5 )м. к,.з

Н 03 К 13/175 с присоединением занвкм ЙоГосударственный комнтет

СССР оо делам нзобретеннй н открытнй (23) Прмормтет

Опубликовано 300981-Бюллетень Н9 36

Дата опубликования опмсаммя 3009.81 (53} УДК681. 325 (088.8) (72) Автор изобретения

В.Я. Загурский (..

1

Институт электроники и вычислительйой техники

AH Латвийской CCP (71) Заявитель (54 ) ПАРАЛЛЕЛЬНЫИ АНАЛОГО-ЦИФРОВОИ

ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к импульсной технике и используется в систе-. мах обработки информации.

Известен параллельный аналого-цифровой преобразователь, содержащий группу компараторов старших разрядов .и группу компараторов младших разрядов, первые входы которых подключены к источникам опорных напряжений, сигнальные входы группы компараторов старших разрядов подключены к источнику преобразуемого сигнала, а выходы компараторов в каждой группе, кроме компараторов старших разрядов, объединены попарно и подключены к управляющим входам элементов памяти, и резистивные усилители, первые входы которых подключены к источникам токов смещения, вторые через повторитель и инвертор подключены к источнику преобразуемого сигнала, а выходы попарно со сдвигом на один подключены ко входам элемента И, выходы которых через элемент ИЛИ соединены с сигнальными входами компараторов младших разрядов, входы стробирования элементов памяти подключены к выходу источника стробирующего сигнала (1). 30

Недостатками данного преобразователя является низкая точность и надежность преобразования.

Цель изобретения-повьхаение надежности и точности преобразования.

Поставленная цель достигается тем, что в параллельный аналого-цифровой преобразователь, содержащий группу компараторов младших разрядов, выходы которых, кроме компаратора старшего разряда, объединены попар" но, первый и второй реэистивные делители, первые входы которых соединены соответственно со входной и общей шинами, а вторые входы подключены ко входам первого и второго источников тока смещения соответственно, а выходы попарно со сдвигом на один резистор подключены к первым и вторым входам элементов И первой группы, первые выходы которых через первый элемент ИЛИ соединены с первыми входами компараторов младших разрядов, дополнительно введены третий резистивный делитель, элементы И второй группы, второй элемент ИЛИ, источник напряжения смещения, дешифратор и третий источник тока, при этом первые входы элементов Й второй группы со сдвигом на

869026 один резистор по отношению к первым входам элементов И первой группы подключены к выходам первого резистивного делителя, вторые входы элементов И второй группы подключены к выходам второго резистивного делителя в точках подключения вторых входов элементов И первой группы, первые выходы элементов И второй группы через первые входы второго элемента ИЛИ соединены с первым вхо дом третьего резистивного делителя, второй вход которого подключен к третьему источнику тока, а выходы подключены ко вторым входам компараторов младших разрядов, вторые выходы элементов И первой и,второй 15 групп, кроме последнего элемента И второй группы, подключены ко входам дешифратора, второй вход второго элемента ИЛИ соединен с выходом источника смещения. 20

На фиг. 1 представлена принципиальная схема параллельного аналогоцифрового преобразователя.

Устройство содержит входную шину

1, первый резистивный делитель 2, 25 первый вход которого соединен со входной шиной 1, второй резистивный делитель 3, первый вход которого соединен с общей шиной, источники 4 и 5 тока смещения, выходы которых соединены со вторыми входами резистивных делителей 2 и 3, соответственно, элементы И б — 9 первой группы,элементы И 10 — 13 второй группы, первый элемент ИЛИ 14 второй элемент

ИЛИ 15, дешифратор 16, третий резистивный делитель 17, первый вход которого соединен с выходом элемента

ИЛИ 15, источник 18 тока, выход которого соединен со вторым входом резистивного делителя 17, компараторы 40

19,20 и 21 группы младших разрядов, первые входы которых подключены к выходу элемента ИЛИ 14, а вторые входы подключены к выходам резистивного делителя. 17, вьнсодные клеммы 22 и 45

23 младших разрядов АЦП, выходные клеммы 24,25 и 26 старших разрядов

АЦП, клемму 27 источника смещения Е, к которой подключен вход элемента

ИЛИ 15.

Число элементов И первой и второй группы и число резисторов в резистивных делителях 2 и Э равны между собой и зависят от выбранного числа g,äâîè÷íûõ старших разрядов на выходах дешифратора 16 и равно 2 (< = В,2,3,..., К вЂ” число старших разрядов) .

В данном случае число элементов И в группах равно 4, так как число бО старших разрядов равно 3.

Величина тока источников 4 и 5 такова, что падение напряжения на резисторах делителей 2 и 3 составляет величинуО>> /2 (U g — максимально возможное значение U>„,к = 1,2,3,...>Кчисло старших разрядов).

Полярность источников 4 и 5 выбирается противоположной полярности делителей 2 и 3, причем для реэистивного делителя 2 положительная, а для резистивного делителя 3 — отрицательная. Таким образом, на выходах резистивного делителя 2 напряжения сдвинуты друг относительно друга

U c на величину в сторону положи2" тельных значений, а на выходах резистивного делителя 3 на величину

Ua — в сторону отрицательных значе2" ний напряжений.

Число резисторов для резистивного делителя 17 выбирается в зависимости от числа младших разрядов, образуемых на выходах компараторов 12, и равно 2 " (Р =1,2,3,..., P — число младших разрядов. Величина резисторов резистивного делителя 17 и величина тока источника 18 выбираются так, что падения напряжений на резисторах составляют величину И

Входная шина 1 соединена со входом резистивного делителя 2. Выходы резистивных делителей 2 и 3 попарно, со сдвигом на один резистор, соединены со входами элементов И б — 9 первой группы и входами элементов

И 10 — 13 второй группы. Первые выходы элементов И б — 9 через первый элемент ИЛИ 14 соединены с первыми .входами компараторов 19 — 21. Первые выходы элементов И 10 — 13 через второй элемент ИЛИ 15 соединены с первым входом третьего резистивного делителя 17, при этом вход элемента

ИЛИ 15 соединен с шиной источника напряжения смещения Е . Величина ЕС зависит от полярности Ugx. Вторые. выходы элементов И б — 13 соединены со входами дешифратора 16, с выходов которого снимаются старшие разряды кода. Выходы компараторов 19

21 объединены и являются выходами младших разрядов.

На фиг. 2 представлены временные диаграммы, поясняющие работу параллельного АЦП. U )„ обозначен входной преобразуемый сигнал, Б -максимальное значение U „ в области отрицательных напряжений, U »,»„- сигнал на выходе первого элемента ИЛИ,Ug>,>x>1сигнал на выходе второго элемента ИЛИ, Ueù„ - сигналы на вторых выходах элементов И, Т1, Т2 — произвольные моменты отсчета значений цифрового кода, U (y„) > U(<>)- мгновенные значения напряжения на выходе элемента ИЛИ 15.

Аналого-цифровой преобразователь (фиг. 1) работает следующим образом.

При подаче на входную шину входного сигнала U Sx он делится на резистивном делителе 2 и смещается с помощью источника 4 тока на величиЧ69026

Формула изобретения ну - . С выходов этого делителя поU

2< лученные напряжения поступают на первые входы элементов И 6 — 9 первой группы и элементов И 10 — 13 второй группы. На вторые входы этих элементов поступает напряжение с выходов резистивного делителя 3, при этом ,напряжение на этих выходах постоянно и падение напряжения на каждом резисторе равно †U

На первом выходе элементов И перп0 вой и второй группы при I -У6„М сигнал равен -U»>a когда 1-UII l)

inUI

)(— на выходе устанавливается значе 2»

nU ние 2, где n — определяется точкой вывода резистивного делителя 3.

Это приводит к тому, что на выходе каждого элемента И формируются отдельные участки сигналов, которые объединяются элементами ИЛИ в непреРывно изменяющиеся U „,„,и П Выху при этом элемент- ИЛИ 15 объединяет сигналы со значения lU gal> Е . Со второ- 25

ro выхода элемента И первой и второй групп, кроме последнего из второй группы, сигнал Ull>, Зпоступает на дешифратор 16, который формирует старшие разряды кода. С выходов эле- 30 ментов ИЛИ 14 сигнал U g,„„íåïoñðåäственно поступает на первйе входы компараторов 19,20 и 21, а с выхода элемента ИЛИ 15 U через резистивный делитель 17 — на вторые входы 35 этих компараторов. Компараторы 19

21 кодируют разность сигналов

ПЭЬ|х 1 °

В определенный момент (Т1, Т2, фиг. 2) пРоисходит одновременное и 4О параллельное кодирование сигнала

-U q и разности сигналов Б „, и U6„«>, Ug которая равна разности величины ——

П (т ) °

Суммарный цифровой результат преоб 2) разования для любого момента времени получается как суперпозиция цифровых значений, получаемых при кодировании отдельных величин.

Большая степень паРаллелизма при преобразовании позволяет отказаться от запоминания кодированных сигналов и исключает динамические погрешности и потери точности, обусловленные неидеальностью частотных характеристик аналоговых инвертора и повторителя.

В устройстве исключены 2" " компа, раторов, 2 " + 2 ", элементов памяти, а также аналоговый инвертор и повторитель. Число компараторов все-го преобразователя определяется как

2 " . Это позволяет существенно повысить точность и надежность преобразования.

Параллельный аналого-цифровой преобразователь, содержащий группу компараторов младших разрядов, выходы которых, кроме компаратора старшего разряда, объединены попарно, первый и второй резистивные делите,ли, первые входы которых соединены соответственно со входной и общей шинами а вторые входы подключены ко входам первого и второго источников тока смещения соответственно, а выходы попарно со сдвигом на один резистор подключены к первым и вторым входам элементов И первой группы, первые выходы которых через первый элемент ИЛИ соединены с первыми входами компараторов младших разрядов, отличающийся тем, что, с целью повышения точности и надежности, в него введены третий резистивный делитель, элементы И второй группы, второй элемент ИЛИ, источник напряжения смещения, третий источник тока и дешифратор, при этом гервые входы элементов И второй группы со сдвигом на один резистор по отношению к.первым входам элементов И пер" вой группы подключены к выходам первого резистивного делителя, вторые входы элементов И второй группы подключены к выходам второго резистивного делителя в точках подключения вторых входов элементов И первой группы, первые выходы элементов И второй группы через первые входы второго элемента ИЛИ соединены с первым входом третьего резистивного делителя, второй вход которого подключен к третьему источнику тока, а выходы подключены ко вторым входам компараторов младших разрядов, вторые выходы элементов И первой и второй групп, кроме последнего элемента И второй группы, подключены ко входам дешифратора, второй вход второго элемента ИЛИ соединен с выходом источника смещения.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке 9 2672785,кл. H 03 К 13/175 (прототип).