Фазочастотный преобразователь

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

/ (61) Дополнительное к авт, саид-ву(22) Заявлено191279 (21) 2854490/18-21 с присоединением заявки йо (23) Приоритет—

Опубликовано 151081 Бюллетень 149 38

Союз Советских

Социалистических

Реслублик (ii) 873150

{51)М. Кл з

G 01 R 25/00

Государственный комитет

СССР по делам изобретений и открытий

{53) УДК 621. 317. 77 (088. 8) Дата опубликования описания 15.1081

В.Т. Кондратов, Ю.A. Скрипник и P.Ë. Григ4рьян

t 1 - Ордена Ленина институт кибернетик

АН Украинской CCP (72) Авторы изобретения (71) Заявитель (54 ) ФАЭООЧАСТОТИЫЙ ПРЕОЬ РАЗОВАТЕЛЬ

Изобретение относится к информационно-преобразовательной и измерительной технике и может быть использовано как по прямому назначению, так

Э и в системах контроля параметров движения, в прямоугольно-координатных компенсаторах переменного тока, в системах фаэовой автоподстройки частоты инфранизкочастотных генераторов.

Известен фазочастотный преобразователь, содержащий генератор высокой частоты и два идентичных канала, состоящих из последовательно соединенных ключа и усилителя-ограничителя, а также фазовые или синхронные детекторы и индикаторный блок (1).

Известному устройству присущи недостаточная точность измерения и or" раниченность снизу частотного диапазона входных сигналов, что обусловлено наличием фильтров низких частот, интегратора и блока сравнения с релейным выходом, нестабильность и нелинейность характеристик и дрейф нуля, которых снижают точность измерения.

Известен низкочастотный фазометр, содержащий два ил нтичных канала, состоящих иэ последовательно соединенных автоматического переключателя, 30 усилителя-ограничителя, синхронного детектора и логического элемента И, а также формирователь коротких импульсов, инверторы и блок индикации (21.

Данному устройству также присущи недостаточная точность измерения и ограниченность снизу частотного диапазона входных сигналов. Первый недостаток связи с погрешностями инвертирования сигналов, вносимыми инверторами, и погрешностью дискретизации, обусловленной некратностью частоты входного сигнала и частоты высокочастотного генератора, Второй недостаток обусловлен использованием индикаторного блока в качестве инерционного звена для усреднения импульсов напряжения, поступающих с выходов элементов совпадения.

Целью изобретения является повышение точности и расширение частотного диапазона входных сигналов в область инфраниэких частот.

Поставленная цель достигается тем, что в фаэочастотный преобразователь, содержащий два индентичных канала, состоящих из последовательно соединенных автоматического переключателя, усилителя-ограничителя, синхронного детектора и логического элемента И, 873150 а также формирователь коротких импульсов, выходы которого соединены со вторыми входами логических элементов

И, входы управления автоматических переключателей и синхронных детекторов соединены между собой и со входом формирователя коротких импульсов, первый вход автоматического переключателя первого канала соединен с первой входной клеммой, второй вход— со входом автоматического переключателя второго канала и со второй входной клеммой, введены преобразователь код-частота, управляемый делитель частоты,. первый и второй сдвиговые регистры первый и второй блоки логических элементов И, цифровой блок 15 деления, первый и второй счетчики импульсов и блок управления, первым и вторым входами соединенный со входами первого и второго счетчиков импульсов, счетные входы которых соеди- () иены соответственно с выходами логических элементов И каналов, выходы первого счетчика импульсов соединены с первыми входами цифрового блока деления и с первыми входами первого блока логических элементов И, выходы второго счетчика импульсов - со вторыми входами цифрового блока деления, выходы которого соединены с первыми входами второго блока логических элементов И, вторые входы которых

30 соединены между собой и с третьим выходом блока управления, выходы первого и второго блоков логических элементов И соединены соответственно со входами первого и второго сдвиговых регистров, управляющие входы которых соединены с четвертым выходом блока управления, вход которого соединен с второй клеммой, выходы второго сдвигового регистра соединены с уста- 40 новочными входами преобразователя код-частота, а выходы первого сдвигового регистра — с установочными входами управляемого делителя частоты, выход которого соединен с входом уп- 4 равления автоматических переключателей, а счетный вход - с выходной клеммой и с выходом преобразователя код-частота.

На фиг. 1 приведена ФУнкциональная схема фазочастотного преобразователя; на фиг. 2 — диаграммы.

Схема содержит автоматические переключатели 1 и 2 первого и второго каналов,, усилители-ограничители 3 и

4, синхронные детекторы 5 и 6, первый логический элемент И 7, формирователь 8 коротких импульсов, второй логический элемент И 9, первый и второй счетчики 10 и 11 импульсов, цифровой блок 12 деления, первый и d0 второй блоки 13 и 14 логических элементов И, блок 15 управления, управляемый делитель 16 частоты, первый и второй сдвиговые регистры 17 и 18, преобразователь 19 код-частота. При этом первый вход автоматического переключателя 1 первого канала соединен с первой входной клеммой, второй вход - co входом автоматического переключателя 2 второго канала и со второй входной клеммои. Выходы автоматических переключателей 1 и 2 через усилители-ограничители 3 и 4 соединены соответственно с первыми входами синхронных детекторов 5 и 6, входы управления которых соединены со входами управления автоматических переключателей 1 и 2, со входом формирователя 8 коротких импульсов и с выходом управляемого делителя частоты 16.

Выходы синхронных детекторов 5 и 6 соединены с первыми входами логических элементов И 7 и 9, вторые входы которых соединены с выходами формирователя 8 коротких импульсов. Выходы логических элементов И 7 и 9 соединены со входами соответственно первого и второго счетчиков импульсов 10 и 11, входы установки нуля которых соединены с первым и вторым выходом блока управления 15. Выходы первого счетчика импульсов 10 соединены со -входами делимое цифрового блока деления

12 и первыми входами первого блока

13 логических элементов И. Выходы второго счетчика импульсов соединены со входами делитель цифрового блока деления 12, выходы которого соединены с первыми входами второго блока логических элементов И 14.

Вторые входы блоков 13 и 14 логических элементов И соединены между собой и с третьим выходом блока управления 15. Выходы блоков 13 и 14 логических элементов И соединены соответственно со входами первого и второго сдвиговых регистров 17 и 18, управляющие входы которых соединены с четвертым выходом блока управления 15, вход которого соединен с второй входной клеммой. Выходы второго сдвигового регистра 18 соединены с установленными входами преобразователя код-частота 19. Выходы первого сдвигового регистра 17 соединены с установочными входами управляемого делителя частоты 16, счетный вход которого соединен с выходной клеммой и с выходом преобразователя код-частота 19.

Фазочастотный преобразователь работает следующим образом.

На первый вход автоматического переключателя 1 поступает сдвинутый по фазе инфранизкочастотный сигнал.

U (t) => ûè (Я.1 -f„j, а на второй вход, соединенный со входом автоматического переключателя 2, поступает опорный инфранизкочастотный сигнал (фиг. 2

u „(Þ =V дИ яЛ, 2>

С помощью блока управления 15 в сдвиговые регистры 17 и 18 записыва873150 где N - число импульсов, которое должно поступить на счетчик дН4 — погрешность преобразования временного сдвига.

3а время Т на первый вход счетчика импульсов 10 поступает импуль,сов i

М = Т =Т -6рХ =)) - д Ng, (8) . где N - число импульсов, которое должно поступить на счетчик;

5 N< — погрешность преобразования периода.

С помощью цифрового блока деления

12 осуществляется деление кодов чисел Ng и NZ В результате получают

I код числа

)4 ((К N4 д)4() (4 Дйщ

w М т и -iN - ой йД <-(ай < >

4 4 У 1 дй где у = > относительная погрешность преобразования периодаl

Yy=- — - относительная погрешность

К преобразования фазового сдвига;

N — истинное значение преобразованного фазового сдвига.

Код числа Nq через блок логических элементов И 14 поступает на сдвиговый регист 18, а затем на преобразователь код-частота.19. На выходе преобразователя 19 формируется напряжение частоты. о 5) ч, где S - крутизна йреобразования, I пропорциональная N, т.е. измеряемому фазовому сдвигу.

Выходное напряжение преобразовате-. ля код-частота 19 поступает на счетный вход управляемого делителя частоты 16.Коэффициент деления управляемого делителя частоты 16 устанавливаетI ся равным коду N, (Rg=Ng ),записанному в сдвиговом регистре 17.В результате деления иа выходе управляемого делителя частоты формируется напряжение частоты диСкретизации

4» М (11)

01 1Cq И М4 М! 1О кратное частоте входных сигналов.

При последующих циклах преобразования фазовых сдвигов в частоту(10) дискретизации сигналов (1) и (2) осуществляется напряжением частоты f „, кратной частоте входных сигналов.

В результате погрешности выделения временного сдвига и периода обращаются в нуль, т.е. (1< =О и А =О.

Тогда на цифровой блок деления 12 поступают коды временного, сдвига

N = К(и периода N< = N беэ погрешностей, обуслсвленных некратно, стью частот дискретизации (квантоют соответственно числа НО, и К обеспечивающие формирование первоначального значения частоты дискретизации.

С помощью автоматического переключателя 1 осуществляется переодическое взятие выборок из сигналов (1) и (2) с высокой частотой дискретизации .,Й„>>Р (фиг. 2О), а с помощью автома1тйческого переключателя 2 осуществляется, дискретизации сигнала (2). . (фиг. 28, 2), . С выхода автоматического переключателя 1 дискретизированный сигнал (фиг. 2f) поступает на вход усилителя-ограничителя 3. На входы усилителя-ограничителя 4 с выходов автоматического переключателя 2 поступают два дискретиэированных сигнала (фиг 28,2), сдвинутых по времени на половину периода напряжения частоты дискретизации . В усилителях-ограиичи- 20 телях 3 и 4 осуществляется усиление и ограничение сигналов по амплитуде.

Напряжения (фиг. 2 Д,e ) с выходов усилителей-ограничителей 3 и 4 поступают соответственно на первые входы синхронных детекторов 5 и 6. На вторые входы синхронных детекторов 5 и

6 подается напряжение (фиг. 23к) высокой частоты дискретизации с выхода управляемого делителя частоты 16. В ЗО результате синхронного детектирования на первый вход логического элемента

И 7 измерительного канала поступают импульсы напряжения (фиг. 20) длитвльд „= + где Ь вЂ” погрешность выделения временного сдвига, обусловленная некратностью частот f =(/3 и F =- Л/2®. Вы" ражая (3), через период частоты дискретизации T = l/fp,,получают . @» т и1=дФХ тоd.4, где п — целая часть отношения Atg/T о — дробная часть отношения, ( обусловленная некратиостью частот дискретизации и вход- 45 ного сигнала.

На первый вход логического элЕ" мента И 9 опорного канала поступают импульсы напряжения (фиг. 2с ) длительностью

50 т-,т -ьд (5) где Т = 2%/Я вЂ” период входных сигналов; погрешность выделения периода. 55

Выражая (5) через Toi получают т„п = т — тоф, (6) где n — целая часть отношения T/т с(— дробная часть отношения, обусловленная некратиостью частот дискретизации и входного сигнала.

3а время b tz на первый счетчик импульсов 10 поступает импульсовв д х о д хто д1 о ((д 4Ф.- 65

873150 вания) и частоты входных сигналов.

С выхода цифрового блока деления 12 через блок логических элементов И 14 и сдвиговый регистр 18 на установочные входы преобразователя код-частота

19 поступает код числа 5

"4 6f (12)

М = — х

М Ма= т

B результате на выходе преобразователя код-частота 19 устанавливается

=SN gy о (13) пропорциональная преобразуемому фазо/ вому сдвигу.

В предлагаемом устройстве исключена погрешность выделения временного 15 сдвига и периода входных сигналов, обусловленных некратностью частоты дискретизации и частоты входных сигналов. В результате достигается повышение точности преобразования фазо- 20 вого сдвига в частоту. Расширение частотного диапазона в область инфранизких частот достигается также за счет формирования частоты дискретизации, адаптивной и кратной частоте входных сигналов.

Формула изобретения

Фазочастотный преобразователь, содержащий два идентичных канала, состоящих из последовательно соединенных автоматического переключателя, усилителя-ограничителя, синхронного детектора и логического элемента И, а также формирователь коротких импульсов, выходы которого соединены со вторыми входами логических элементов

И,,входы управления автоматических переключателей и синхронных детекто- 40 ров соединены между собой и со входом формирователя коротких импульсов, первый вход автоматического переключателя первого канала соединен с первой входной клеммой, второй вход - co входом автоматического переключателя второго канала и со второй входной клеммой, о т л и ч а ю-. шийся тем, что, с целью повышения точности и расширения частотного диапазона входных сигналов в область инфранизких частот, введены преобразователь код-частота, управляемый делитель частоты, первый и второй сдвиговые регистры, первый и второй блоки логических элементов И, цифровой блок деления, первый и второй счетчики импульсов и блок управления, первым и вторым выходами соединенный со входами установки нуля первого и второго счетчиков импульсов, счетные входы которых соединены соответственно с выходами логических элементов И каналов, выходы первого счетчика импульсов соединены с первыми входами цифрового блока деления и с первыми входами первого блока логических элементов И, выходы второго счетчика импульсов — со вторыми входами цифрового блока деления, выходы которого соединены с первыми входами второго блока логических элементов И, вторые входы которых соединены между собой и с третьим выходом блока управления, выходы первого и второго блоков логических элементов И соединены соответственно со входами первого и второго сдвиговых регистров, управляющие входы ко.торых соединены с четвертым выходом блока управления, вход которого соединен с второй входной клеммой, выходы второго сдвигового регистра соединены с установочными входами преобразователя код-частота, а выходы первого сдвигового регистра — с установочными входами управляемого делителя частоты, выход которого соединен с входом управления автоматических переключателей, а счетный вход — с выходной клеммой и с выходом преобразователя код-частота.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 471553, кл G 01 R 25/00, 15.06.73.

2. Авторское свидетельство СССР

М 451965, кл. 6 01 В 25/00,26.02.73.

873150

< ИГ.

Составитель Н, Агеева

Техред М.Рейвес Корректор M. Шарсти

Редактор Л. Повхан

Тираж 735 Подписное

ННИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 9026/71

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4