Цифровой дифференциальный анализатор

 

Союз Советсиин

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ iii877535

r (61) Дополнительное к авт. свид-ву (22)Заявлено 25.12.79 (21) 2863665/18-24 с присоединением заявки ЭЙ (23)приоритет (5i)M. Кл.

6 06 F 7/64 фЬаудврствеииый комитет

СССР ио делам изобретений и открытий

Опубликовано 30. 10.81. Бюллетень М 40 (53) УДК 681.325 (088.8/

Дата опубликования описания 01,11.81, (72) Авторы изобретения.В. А. Тимонин и А. М. Полин (7!) Заявитель (54) ЦИФРОВОЙ ДИФФЕРЕНЦИАЛЬНЫЙ АНАЛИЗАТОР

Изобретение относится к вычислйтельной технике и может быть использовано в навигационной аппаратуре для вычисления направляющих косинусов.

Известен цифровой дифференциальный анализатор (ЦЦА) для вычисления направляющих косинусов, содержащий запоминающие ячейки, блоки ввода текущей информации, комбинационные сумматоры, коммутаторы, преобразователи ко10 дов и блоки управления, наборные поля "жестко" соединены между собой.

Указанное устройство характеризуется недостаточной точностью и быстродействием вследствие большого шага

1$ интегрирования, так как направляющие косинусы вычисляются последовательно.

Наиболее близким по технической сущности к предлагаемому является

IQA который имеет запоминающие ячейки, подключенные к блоку управления, первые выходы запоминающих ячеек под= ключены непосредственно и через преобразователь кодов к соответствуквпим коммутаторам, а вторые выходы — к первым входам выходных сумматоров, вторые входы которых соединены с соответствующими комбинационными суммато-.рами, а выходы — с запоминающими ячейками и шинами вывода результата (2).

Известный ЦЦА характеризуется недо статочной точно стью в следствие боль" шого шага интегрирования, кроме того, при умножении направляющего косинуса на приращение независимой переменной не учитывают знак направляющего косинуса, что может привести к неправильному вычислению приращения направляющего косинуса, Цель изобретения — повышение быстродействия и точности устройства.

Поставленная цель достигается тем, что в цифровой дифференциальный ана лизатор, содержащий блок ввода и распределитель импульсов, при этом выход распределителя импульсов подключен ко входу блока ввода, введены три вычислительных блока, при этом каждый изб

877535 4 них содержи: . l ругп1у преобр;1з >пателей прямого кода . дополнHòåëüHhlé, накал ливающие сумма1 оры, комбинационные сумматоры, две группы коммутаторов, причем первые входы накапливающих сумматоров подключены к выходам соответствующих комбинационных сумматоров, первый вход каждо1 о из которых подключен к выходу соответствующих коммутаторов первой группы, вторые входы комбинационных сумматоров подключены к выходам соответствующих коммутаторов первой группы, первый вход каждого коммутатора соединен с первым входом соответствующего преобразователя прямого кода в дополнительный всех вычислительных блоков, и через шину ввода текущей информации подклю— чены к выходам блока ввода, вторые входы первого и второго, третьего и четвертого, пятого и шестого преобразователей прямого кода в дополнительный попарно объединены и подключены к входной шине ввода исходной информации, выход каждого накапливающего сумматора подключен соответственно ко входам первого, третьего и пятого преобразователей прямого кода в дополнительный, выходы преобразователей прямого кода в дополнительный подключены к входам

30 соответствующих коммутаторов, вторые входы накапливающих сумматоров всех вычислительных блоков через шину передачи управляющей информации подключе— ны к выходу распределителя импульсов, третьи входы накапливающих сумматоров являются группой входов исходной информации устройства, выходы накапливакщих сумматоров всех вычислительных блоков являются группой информационных выходов анализатора.

Выходы комбинационных блоков соединены с первыми входами коммутаторов, вторые входы которых соединены с числовыми разрядами шин ввода текущей информации. Коммутаторы осуществ:1яют 45 пропуск направляющего косинуса на соответствующий комбинационный сумматор, если приращение текущей информации равно 1, и не пропускает, если оно равно О. 50

На фиг . 1 приведена структурная схема устройства; на фиг. 2 — структурная схема комбинационного блока

ЦДА.

Устройство содержит вычислитель— ный блок 1, блок 2 ввода, бпок 3 синхронизации, комбинационные сумматоры 4, накапливающие сумматоры 5, преобразователи 6 и 6 прямого кода в доl полпительный, коммутаторы 7, шины 8 ввода исходной информации, шины 9 вывода результата решения задачи, шины 10-12 ввода текущей информации, знаковые разряды I O -12 шин ввода

1 текущей информации, шины 13 передачи управляющей информации, шины 13 -13

1 ill передачи управляющей информации на накалливающие сумматоры 5, шины 13 пе—

1Ч редачи управляющей информации на блок ввода текущей информации 2, преобразователь 14 кода, элементы НЕ 15 и

16, элементы И 17 и 18, элемент ИЛИ 19 числовые разряды 20 направляющего коl синуса, знаковые разряды 20 направляющего косинуса.

Вычисление направляющих косинусов производится одновременно в трех однотипных вычислительных блоках. Приращение независимой переменной поступает в вычислительные блоки по шинам 10—

12 от блока 2 ввода текущей информации, который осуществляет преобразование непрерывной величины независимой переменной в цифровой код и выделение приращения этой величины. Накапливающие сумматоры 5 предназначены для образования новых значений направляющих косинусов, хранения их в течение шага интегрирования и выдачи их по сигналу блока управления. Преобразователи 6 и 6 предназначены для преоб1 разования прямого кода направляющего косинуса в дополнительный. Причем преобразователи 6 осуществляют это преобразование, если знак направляющего косинуса и знак приращения независимой переменной отличается друг от

t друга, а блоки 6 — наоборот, когда знаки совпадают. Управление преобразователями кода осуществляется груп— пой элементов И, ИЛИ, НЕ, которые анализируют знаки сомножителей, Так, если знаки совпадают, то в блоках 6 на входе Zo преобразователя кода устанавливается О, а на входе "<> — I в блоке 6, наоборот, на 70- I, à íà Z — 0 ! и наоборот, если знаки не совпадают.

Блок 3 управления предназначен для управления вводом информации из бло— ка 2 ввода текущей информации bio ши— нам 131 передачи управляющей информации, работой накапливающих сумматоров 5 и выдачей результатов вычислений из вычислительных блоков 1 по шинам !3 †1 . Основная функция блоl Н! ка 3 управления заключается в выработ. ке синхронизируюших управляющих сиг87 7-. 3.» и»)гон и иод»чи

Устройство работает следующим об" разом.

Перед каждым шагом интегрирования 5 по сигналу, поступающему из блока управления на вход блока ввода текущей информации, на шинах !0-12 устанавливаются до конца шага интегрирова— ния новые значения приращений неза- !0 висимой переменно"„ причем на шине 10

vcTBHBBливается Ч)4, на шине 11

2! на шине 2 -Qg . Эти шины соединены с

3 соотв етствукгшими входами комбинационных блоков и коммутаторов таким образом, что на комбинационных блоках устан»вливается знак приращений неза висимых переменных, а на входах коммутаторов их численные значения.

По сигналу с блока 3 управления по- 0 даваемые по шинам 13 †!3 направляюI и! щие косинусы с накапливающего сумматора 5 подаются на вход вычислительного блока и на входы преобразователей 6 и Ь, через которые они, в зависимости от своего знака и знака независимой переменной, проходят либо прямым, либо дополнительным кодом на коммутаторы 7, через которые они проходят на вход соответствующего комби30 национного сумматор» 4, если приращение независимой переменной равно I, и не проходят, если оио равно О.

На к ом 6 инацион ных сумма торах 4 в соответствии с алгоритмом образуется приращение направляющих:косинусов, которые поступают на входы накапливающих с умматорОВ 5 и, складываясь со старыми значениями направляющих косинусов, образуют новые значенн1я. После этого блок 3 управления выдает управ- 40 ляющий сигнал на образование новых приращении независимой переменной блоком 2.

После этого процесс интегрирования повторяется. 45

Таким образом в предлагаемом ЦДА быстродействие увеличивается в 3И раз, . гле И вЂ” разрядность кода, по сравне— нию с известным.

Увеличение точности при этом можно оценить следующим образом.

Максимальную погрешность метода можно определить как

55 где К вЂ” число ш»г» интегрирования;!

5, — величина приращения направляющего косинуса;

Qt, — величина шага интегрирования.

Следовательно, отношение уу !„, 1 —, 1 ЗИ характеризует увеличение точности в

ЗИ раз. Кроме того, неучет знака направляющего косинуса в известном устройстве может привести к значительной погрешности что устраняется в пред/ лагаемом устройстве.

Формула изобретения

Цифровой дифференциальныи анализатор, содержащий блок ввода и распредечитель импульсов, при этом выход распределителя импульсов подключен ко входу блока ввода, о т л и ч а ю щ и и с я тем, что, с целью повышения быстродействия и точности, в него введены три вычислительных блока, при этом каждый из них содержит группу преобразователей прямого кода в дополнительныи, накапливающие сумматоры, комбинационные сумматоры, две группы коммутаторов, причем первые входы накапливающих сумматоров подключены к выходам соответствующих комбинационных сумматоров, первый вход каждого из которых подключен к выходу соответствующих коммутаторов первой группы, вторые входы комбинационных сумматоров подключены к выходам соответствующих коммутаторов первой группы, первый вход каждого коммутатора соединен с первым входом соответствующего преобразователя прямого кода в дополнительный всех вычислительных блоков) и через шину ввода текущей информации подключены к выходам блока ввода, вторые входы первого и второго, третьего и. четвертого, пятого и шестого преобразователей прямого кода в дополнительный попарно объединены и подключены к входной шине ввода исходной информации, выход каждого накапливающего сумматора подключен соответственно ко входам первого, третьего и пятого преобразователей прямого кода в дополнительный выходы преобразователей

) прямого кода в дополнительный подключены к входам соответствующих коммутаторов, вторые входы накапливающих

c5"".4ìàòoðoB всех вычислительных блоков

877535 через шину передачи управляющей информации подключены к выходу распределителя импульсов, третьи входы накапливающих сумматоров являются группой. входов исходной информации устройства, выходы накапливающих сумматороввсех вычислительных блоков являются группой информационных выходов анализатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

5 У 244157 кл. Q06 f 1/02, 1969.

2. Авторское свидетельство СССР

9 387395, кл.. 6 (}6 У l/02, 1971 (про тотип).

877535

2, а

Составитель Н. Быкова

Редактор В. Петраш Техред А. Ач

Корректор Г. Назарова

Филиал ППП "Патент", г Уыгород, ул. Проектная, 4 аказ 9616/73 Тир аж 748 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва Ж-35 Раушская наб. д. 4/5