Частотный преобразователь

 

Союз Советскии

Социалистических

Республик

O П И С А Н И Е ()884131

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6! ) Дополнительное к авт. свид-ву(22)ЗаЯвлено12.03.80 (2!) 2891918/18-21 (51 jЯ, Кл

3 с присоединением заявки ¹ (23) Приоритет

Н 03 K 13/20

Гасударстееииый комитет

СССР ио делом изобретений и открытий

Опубликовано 23 11.81 Бюллетень ¹43

Дата опубликования описания 23. 11.81 (53) УД К 681.3 25 (088.8) В. А. Гаманко, В. В. Клименко, С. Г. Комаров и A. Н. Степанов (72) Авторы изобретения

Таганрогский радиотехнический институт им. В. jl. Калмыкова (7I) Заявитель (54) ЧАСТОТНЫЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислитель- ной технике и может быть использовано дпя связи вычислительной машины с внешними устройствами, в системах управпения и моделирования и в измеритепьных системах.

Известен интерпопятор, содержащий регистр кода прирашений, блок анапиза коэффициентных прирашений, накапливаю» шие сумматоры, блок совпадения кодов, блок сравнения и блок управления fl).

Недостатком этого устройства является то, что оно не обеспечивает преобразование частоты в код и кода в частоту.

Известен также преобразователь часто1S ты в код, содержаший распределитель им пульсов, первый и второй выходы которого соединены с первыми входами первого и второго коммутаторов, соответственно, к вторым входам которых подключен вызо ход регистра суммы, выход первого коммутатора через последовательно соединенные первый информационный регистр и третий коммутатор подключен к третьему входу комбинационного сумматора, выход второго коммутатора через последовательно соединенные второй информационный регистр и четвертый коммутатор подкпючен к четвертому входу комбинационного сумматора, выход которого соединен с входом регистра суммы, третий и четвертый выходы распределителя импупьсов подключены к управляющим входам тре тьего и четвертого коммутаторов, управ пяюшие входы первого и второго синхро низаторов соединены с пятым BbIxopoM распредепитепя импульсов, шестой выход которого подключен к управпяюшим входам третьего и четвертого синхронизато ров, выходы первого и третьего синхронизаторов через первый эпемент ИЛИ подкпючены к первому входу комбинационно-. го сумматора, к второму входу которого через второй эпемент ИЛИ подкпючены выходы второго и четвертого синхронизаторов, выход коммутатора записи соеди нен с управпяюшим входом первого инфор мационного регистра и входом триггера

8841 знака, выходы которого подключены к первым входам первого и второго ключа, соответственно, выход разряда переполнения регистра суммы подключен через инвертор к второму входу первого ключа и непосредственно к второму входу второго ключа (2).

Н.едостатком известного преобразователя является то, что он не выполняет функции линейного интерполирования, что су жа- 10 ет функциональные возможности устрой. ства.

Iles» изобретения - расширение функциональных возможностей за счет реализации функций линейного интерполирования и увеличения числа каналов преобразований частота — код и код-частота.

Поставленная цель достигается тем, что в преобразователь, содержащий распределитель импульсов, первый и второй вы- 20 ходы которого соединены с первыми входами первого и второго коммутаторов, соответственно, к вторым входам которых подключен выход регистра суммы, выход первого коммутатора через последователь- р5 но соединенные первый информационный регистр и третий коммутатор подключен к третьему входу комбинационного сумматора, выход второго коммутатора через последовательно соединенные второй информационный регистр и четвертый коммутатор подключен к четвертому входу комбинационного сумматора, выход которого соединен с входом регистра суммы, третий и четвертый выходы распредели35 теля импульсов подключены к управляюшим входам третьего и четвертого ком— мутаторов, управляющие входы первого и.второго синхронизаторов соединены с пятым выходом распределителя импульсов, 40 шестой выход которого подключен к управляющим входам третьего и четвертого синхронизаторов, выходы первого и третьего синхронизаторов через первый элемент ИЛИ подключены к первому входу

45 комбинационного сумматора, к второму входу которого через второй элемент HJIH подключены выходы второго и четвертого синхронизаторов, выход коммутатора записи соединен с управляюшим входом первого информационного регистра и вхо50 дом триггера знака, выходы которого под ключены к первым входам первого и второго ключа, соответственно, выход раз ряда переполнения регистра суммы под ключен через инвертор ко второму входу первого клн ча и непосредственно к второму входу второго ключа, дополнительно введены четыре ключа,два синхронизатора,инфор

4 мационный регистр и два коммутатора причем седьмой выход распределителя импульсов соединен с первым входом пятого коммутатора, к второму входу которого подклю чен выход регистра суммы, выход пятого коммутатора через последовательно соединенные третий информационный регистр и шестой коммутатор подключен к пятому входу комбинационного сумматора, к управляюшему входу шестого коммутатора подключен восьмой выход распределителя импульсов, девятый выход которого соединен с управляюшими входами пятого и шестого синхронизаторов, выходы которых соответственно подключены ко входам первого и второго элементов

ИЛИ, выход первого ключа соединен с первыми входами третьего и шестого ключей, выход второго к,люча соединен с первыми входами четвертого и пятого ключей, вторые входы третьего и четвертого ключей соединены с десятым выходом распреде лителя импульсов, одиннадцатый выход ко- . торого подключен к вторым входам пятого и шестого ключей, выходы которых соединены соответственно с входами первого и второго элементов ИЛИ.

На чертеже представлена структурная электрическая схема преобразователя.

Частотный преобразователь содержит информационные регистры 1 3, выходы которых через третий 4, четвертый 5 и шестой 6 коммутаторы соединены со входами комбинационного сумматора 7.

Выход комбинационного сумматора 7 соединен с входом регистра 8 суммы.

Выход регистра 8 суммы через первый

9, второй 10 и пятый 11 кеммутаторы подключен к входам информационных регистров 1-3, а выход разряда переполнения регистра суммы подключен через инвертор 12 к первому 13 и второму 14 ключам непосредственно. Преобразуемый дополнительный код, поступаюший по шине 15 через коммутатор 16 записи, хранится в первом информационном регистре

1, а знаковый разряд - в триггере 17 знака. Импульс записи по шине 18 управляет записью дополнительного кода. !

Прямой и инверсный выходы триггера

17 знака соединены с входами первого

13 и второго 14 ключей, соответственно. Выходы ключей 13 и 14 попарно соединены с входами ключей 19, 20 и 21, 22, соответственно. Вторые входы ключей 19-22 соединены с выходами распределителя 23 импульсов. Преобразуемая частота по шинам 24-2l поступает на

884131

Для установки преобразователя в режим код-частота на второй вход распределителя 23 импульсов йо шине 39 подается управляющий сигнал. В распределителе

23 импульсов вырабатываются управляюшие импульсы, которые в данном режиме поступают на коммутаторы 4-6,, 10 и

1 1. Преобразуемый дополнительный код по шине 18 приходит на вход коммутатора 16 записи. По импульсу шины 15, раэ 1 входы синхронизаторов 30-35. Выходы синхронизаторов 30-35 и ключей 20 и

21 через элементы ИЛИ 36 и 37 подклю чены к входам комбинированного сумматора 7. Выходы распределителя 23 импульсов соединены с входами синхронизаторов

30-35 и коммутаторов 4-6 и 9-11. По шинам 38-40 поступают сигналы, устанавливаюШие режим работы частотного преобразователя. Коды чисел с выходов информационных регистров 1»3 снимаются по шинам 41-43, Устройство работает следующим образом.

Частотный преобразователь осуществляет трехканальное преобразование частоты в код; одноканальное преобразование кода в частоту совместно с одноканальным преобразованием частоты в код и линейное интерполирование выхоцной вели- 20 чины во времени. ,Пля установки преобразователя в режим частота-код на вход распределителя

23 импульсов по шине 38 подается управляющий сигнал. С распределителя 23 импульсов на входы коммутаторов 4-6 и 9-11 поступают управляющие импульсы. Импульсы положительного приращения для первого канала поступают на синхронизатор 30 входной частоты и по управ» 30 ляюшему импульсу с распределителя 23 импульсов через элемент ИЛИ 36 поступают на вход младшего разряда комбинационного сумматора 7. Импульсы отрицательного приращения поступают на синхронизатор 3 1 входной частоты и по управляющему импульсу с распределителя 23 импульсов через элемент ИЛИ 37 посту пают на все разряды комбинационного сумматора 7, т.е. осуществляется прибав- 40 ление дополнительного кода отрицательной единицы. Одновременно с.импульсом приращения (положительным или отрицатель ным) через открытый коммутатор 4 на вход комбинационного сумматора 7 из информационного регистра 1 поступает предыдущее значение кода и результат записывается в регистр 8 суммы. По при» ходу импульса из распределителя 23 им-. пульсов на коммутатор 9 результат переписывается в информационный регистр—

1. Затем управляющий импульс из распределителя 23 импульсов поступает на синхронизаторы 32- и 33 входной частоты.

Импульсы положительного приращения второго канала поступают на вход синхронизатора 32 входной частоты и через элемент.ИЛИ 36 на вход младшего разряда комбинационного сумматора 7. Импульсы отрицательного приращения второго ка» нала поступают на вход синхронизатора

33 входной частоты и через элемент ИЛИ

37 на все разряды комбинационного сумматора 7., т.е. осуществляется прибавление дополнительного кода отрицательной единицы.

Одновременно с импульсом приращения через коммутатор 5 из информацион» ного регистра 2 на комбинационный сум» матор 7 поступает предыдущее значение кода, и результат попадает в регистр 8 суммы, откуда результат переписывается в информационный регистр 2 через коммутатор 10 при приходе управляющего им» пульса из распределителя 23 импульсов.

Затем управляющий импульс из распределителя 23 импульсов поступает на синхронизаторы 34 и 35 входной частоты.

Импульсы положительного приращения третьего канала поступают на вход синхронизатора 34 входной частоты и через элемент ИЛИ 36 на вход младшего разряда комбинационного сумматора 7. Импульсы отрицательного приращения третьего канала поступают на вход синхронизатора 35 входной частоты и через элемент

ИЛИ 37 на все разряды комбинационного сумматора 7, т.е. осуществляется прибавление дополнительного кода отрицатель ной единицы

Одновременно с импульсом приращения через коммутатор 6 из информационного регистра 3 на комбинационный сумматор 7 поступает предыдущее значение кода;и результат попадает в регистр 8, из которого результат переписывается в информационный регистр 3 через коммутатор 1 1 при приходе управляющего импульса из распределителя 23 импульсов.

Опрос всех каналов циклически повторяется. Моменты поступления импульсов положительного и отрицательного приращений разделены во времени. Информационные регистры 1 3 обнуляются при считывании из них двоичного кода по шилам

41 43.

884 решающему запись кода в преобразователь, осуществпяется запись информационных разрядов кода в информационный регистр

1, а знак кода записывается в триггер

17 знака. Импульсы с распределителя 23

5 импульсов подаются на входы коммутаторов 4 и 5 и осуществляется суммированИе кодов из информационных регистров 1 и

2 в комбинационном сумматоре 7. Результат поступает в регистр 8 суммы.

Затем подаются импульсы на вход ком» мутатора 10 и на входы ключей 19и 22, В результате в информационный регистр 2 перезаписывается сумма, а значение разряда переполнения регистра 8 суммы выдается через кпючи 13 и 14 в зависимости от состояния триггера знака 17 на ключи 19 и 22 и формируется выходной импульс. Такое циклическое суммирование осушествпяется иА всем интервапе преобразования. Затем управляющий импульс из распределителя 23 импульсов поступает на синхронизаторы 34 и 35 входной частоты. Третий канап преобразоватепя работает аналогично режиму частота-код.

Таким образом, в данном режиме осуществляются одноканальные преобразования кода в частоту и частоты в код.

Дпя установки преобразователя в режим линейная интерполяция на третий вход распределителя 23 импульсов по шине 40 подается управляющий сигнал.

В распредепитепе 23 импульсов вырабатываются управляющие импульсы, которые

35 в данном режиме поступают на коммутаторы 4-6, 10 и 11. Приращение, подле- жащее интерполяции, поступает по шине

18 на вход коммутатора 16 записи, По импульсу 15, разрешающему запись кода

40 в преобразователь, осуществляется запись информационных разрядов кода в информационный регистр 1, а знак приращения записывается в триггер 17 знака. Импульсы с распределителя 23 импульсов подаются на входы коммутаторов 4 и

5, осуществляется суммирование кодой иэ информационных регистров 1 и 2 в комбинационном сумматоре 7 и результат поступает в регистр 8 суммы. Затем подается импупьс на вход коммутатора 10 и результат без разряда переполнения записывается в информационный регистр 2.

Подаются, импульсы на коммутатор 6 и ключи 20, 21. При этом происходит суммирование кода из информационного регистра 3 с допопнитепьным кодом разряда переполнения регистра 8 суммы.

Знак разряда переполнения определяется триггером 17 знака. При наличии единицы в разряде переполнения и значении триггера 17 знака, равном нулю, сигнал с разряда переполнения регистра 8 суммы через ключи 14 и 21 и элемент ИЛИ 36 поступает на вход младшего разряда комбинационного сумматора 7, При состояниях триггера 17 знака, равном единице, и разряда переполнения, равном нулю, сигнал с инвертора 12 через ключи 13 и 20 и элемент ИЛИ 37 поступает на все разряды комбинационного сумматора 7, т.е. осуществляется прибавление отрицательной единицы, Затем подается импульс с распредепитепя 23 импульсов на коммутатор 11 и результат из регистра 8 суммы переэаписывается в информационный регистр 3, откуда может бьгть снят внешними устройствами по шине 41. Информационный регистр 3 не обнуляется при считывании иэ него информации.

Такая последовательность сигналов и действий осуществляется на всем интервапе. интерполирования, в результате чего осушествпяется разворот приращения в .поток импульсов с частотой, пропорциональной входному приращению, и суммирование данного потока с предыдущим значением функции, которое хранится в информационном регистре 3.

Изобретение позволяет уменьшить аппаратурные затраты, разгрузить процессор вычислительной машины и повысить его производительность.

Использование предлагаемого устройства позволяет повысить производительность центрального процессора, опредепя» емую по формуле

Т

Г где Тр - время решения задачи.

На применении одного частотного пре образоватепя в режиме интерполяции на выходе UBN производительность повышается в К раз где7и.- время, необходимое для осушестЧ впения операций интерполирования программным путем.

При решении на ЦВМ задач, не гребующих операций интерпопирования, преобразователь может использоваться в режиме преобразования "код-частота" или "частота-код". Вместе с тем, частотный преобразоватепь по затратам оборудования сравним с известным.

Ф орму па

9 884 изоб ретенй я

Частотный преобразователь, содержа» ший распределитель импульсов, первый и второй выходы которого соединены с первыми входами первого и, второго ком» мутаторов, соответственно, к вторым вхо дам которых подключен выход регистра

1 суммы, выход первого коммутатора через последовательно соединенные первый информационный регистр и третий коммутатор подключен к третьему входу комбина ционного сумматора, выход второго коммутатора через последовательно соединен ные второй информационный регистр и четвертый коммутатор подключен к чет- " вертому входу комбинационного сумматора, выход которого соединен с входом регистра суммы, третий и четвертый выходы распределителя импульсов подключены к управляющим входам третьего и четвертого коммутаторов, управляющие входы пер вого и второго синхронизаторов соединены с пятым выходом распредепитепя им . пульсов, шестой выход которого подключен к управляющим входам третьего и четвертого синхронизаторов, выходы пер вого и третьего синхронизаторов через первый элемент ИЛИ нодкпючены к первому входу комбинационного сумматора, к

ЗО . второму входу которого через второй элемент И ЛИ подключены выходы второго и четвертого синхронизаторов, выход коммутатора записи соединен с управпяюшим входом первого информационного

35 регистра и входом триггера знака, выходы которого подключены к первым входам первого и второго ключей, соответственно, выход разряда переполнения регистра сум мы подкпючен через инвертор к второму .

131 lO входу первого кцюча и непосредственно к второму входу второго кпюча, о т и и ч а ю ш и и с я тем, что, с целью рас ширения функциональных воэможностей, в него дополнительно введены четыре ключа, два синхронизатора, информационный регистр и два коммутатора, причем седь мой выход распредепитепя имцупьсов соединен с первым входом пятого коммута тора, к второму входу которого подключен . выход регистра суммы, выход пятого ком . мутатора через поспедоватепьно соединенные третий. информационный регистр и шестой коммутатор подключен к пятому входу комбинационного сумматора, к улравпяющему входу шестого коммутатора под кпючен восьмой выход распределителя им« пульсов, девятый выход которого соединен с управпяюшими входами пятого и шес» того синхронизаторов; выходы которых соответственно подключены к входам пер вого и второго эпементов ИЛИ, выход первого ключа соединен с первыми входами третьего и шестого ключей, выход второго ключа соединен с первыми входами четвертого и пятого ключей, вторые входы .третьего и четвертого кпючей соединены с десятым выходом распределителя импульсов, одиннадцатый выход которого подключен к вторым входам пятого и шестого ключей, выходы которых соединены соответственно с входами первого и второго эпементов ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетепьство СССР

М 529458, кп. G 06 F 15/20, 1975, 2. Авторское свидетельство СССР по заявке No 2613234/21, кц. Н 03 К 13/20, 04.05.78 (прототип).

884131

Составитель В, Войтов

Редактор Н. Джуган Техред А,Бабинец Корректор N, немчик

Заказ 10255/85 Тираж 991 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж З5, РауЪтская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проект ая, 4