Устройство для сопряжения двух вычислительных машин

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (61) Дополнительное к ввт. сеид-ву (22) Заявлено 12.1129 (21) 2839733/18-24 (51) +

Союз Советских

Социалистических

Республик с присоединением заявки ¹ (23) Приоритет—

G 06 F 3/04

Государственный комитет

СССР по делам изобретеиий и открытий

Опубликовано 30.1) 81, Бюллетень No 44

Дата опубликования описания 30.1 1.81 (53) УДК 681 325 (088. 8) (72) Авторы изобретения

И.A.Áàðàíîâ и В.Н.Хропост (71) Заявитель (54) УСТРОЙСТВО IUIH COIIPHKEHHH ДВУХ

ВЫЧИСЛИТЕЛЬНЫХ МАШИН

Изобретение относится к вычисли- тельной технике и может . быть исполь.. зовано в вычислительных системах.

Известны устройства для сопряжения двух вычислительных машин, содержащие регистры, элементы И, ИЛИ, блоки усилителей-приемников и усилителей-передатчиков, которые обеспечивают двухсторонний обмен информацией между ЦВИ (1) .

Недостатком известных устройств является ограниченная область применения, так как они применимы лишь для сопряжения однотипных ЦВИ.

Наиболее близко к предлагаемому устройство для сопряжения вычислительных машин, содержащее буферные регистры, восемь коммутаторов, блок управления, дешифратор команд, блок сравнения, два элемента задержки, 4 блоки усилителей-приемников и усилителей-передатчиков, регистр приема информации с внешних линий, регистр выдачи информации во внешние линки, регистры приема синхронизирующей ин- формации с внешних линий,регистрвыдачк синхронизирующей информации во ,внешние линии, триггеры управления (2),Недостаток укаэанного устройства .состоит в ограничейной области приме ЗО нения, так как оно позволяет обеспе- чить сопряжение только однотипных вычислительных машин.

Цель изобретениа — расширение области пркмененйя устройства.

Поставленная цель достигается тем,. что в устройство, содержащее блок усилителей-приемников, группа. входов которого является первой группой входов устройства, блок усилителейпередатчиков, первая группа входов которого соединена с группой выходов блока триггеров управления, а группа выходов является первой группой выходов устройства, регистр выходных скнхросигналов, блок регистров синхросигналов, информационные входы которых подключены к первому выходу блока усилителей-приемников, блок формирования сигналов управления обменом, входной и выходной коммутаторы, четыре блока элементов И, регистр информации и коммутатор чтения, введены блок информационных, регистров и коммутатор регистров синхросигналов, причем второй выход блока усилителей-пркемнкков подключен к информацкокному входу входного коммутатора, а третий выход — к первому входу блока формирования сигналов

885988 управления обменом, второй, третий и четвертый входы которого соединены со второй группой входов устройства, первый выход — c управляющим входом коммутатора регистров синхросигналов, второй выход — с управляющими входами первого и второго блока элементов И и первым управляющим входом выходного коммутатора, третий выход — со вторым управляющим входом выходного коммутатора и первым входом блока триггеров управления, четвертый, пятый и шестой выходы — соответственно со вторым входом блока триггеров управления и управляющими входами коммутатора чтения и входного коммутатора, а первый вход — с третьим входом блока триггеров управления, вторая группа выходов которого подключена к управляющим входам блока регистров синхросигналов, выходы которого соединены с соответствующими информационными входами коммутатора регистров синхросигналов, выходом подключенного к первому:входу регистра информации, второй вход которого соединен с выходом коммутатора чтения, информационные входы которого соединены соответственно с первым, вторым и третьим выходами блока информа-. ционных регистров, первый, второй и третий входы которого соединены соответственно с первым выходом входного коммутатора и выходами третьего и четвертого блоков элементов

И, информационные входы которых подключены соответственно ко второму и третьему выходам входного коммутатора, а управляющие входы — к соответствующим выходам первого блока элементов И, группы выходов и входов регистра информации являются соответственно второй группой выходов и третьей группой входов устройства, и первый и второй выходысоединены соответственно с информа ционным входом первого блока элементов И и входом регистра выходных синхросигналов, выходом соединенного с информационным входом второго блока элементов И, выход которого подключен ко второму входу блока усилителей-передатчиков, первый и второй входы выходного коммутатора соединены соответственно со вторым к третьим выходами блока информационных регистров, а выход - с третьим входом блока усилителей-пеРеЬатчиков, первый выход блока Формирования сигналов управления обменом соединен со второй группой выходов устройства.

Блок формирования сигналов управления обменом содержит два узла

Формирования адреса, входы и выходы которых подключены соответственно к первому и второму входам и шестому и пятому выходам блока, узел формирования син::росигнала записи, первый вход и выход которого подключены соответственно к первым входу и выходу блока, узел управления записью, первый и второй входы которого соединены соответственно с первым и третьим входами блока, первый выход с четвертым выходом блока, а второй выход — со вторыми выходом блока и входом узла формирования синхросигнала записи, и узел синхронизации, первый и второй входы которого подключены соответственно к первому и четвертому входами блока, а первый и второй выходы — соответственно к третьему выходу блока и третьему

15 входу узла формирования синхросигнала записи.

Узел формирования адреса содержит дешифратор, выходы которого являются выходом узла, входы подключены к

2О соответствующим входам триггера и выходам счетчика, входы которого соединены соответственно с выходами первого и второго элементов И, первые входы которых соединены со входом узла, а вторые входы — с соответствующими выходами триггера.

Узел формирования синхросигнала записи содержит элемент И, входы которого подключены соответственно к первому и второму входам узла, а выход — к первому входу элемента ИЛИ, второй вход и выход которого являются соответственно третьим входом и выходом узла.

Узел синхронизации содержит десять элементов И, три элемента ИЛИ, два счетчика, два элемента И-НЕ, триггер и генератор импульсов, причем первые входы первого элемента ИЛИ и первого и второго элементов И подключены ко фЯ второму входу узла, первый, второй и третий входы первого счетчика соединены соответственно с первым входом блока и выходами первого и второго элементов И, первый выход — с первыми входами третьего и четвертого элементов И и первого элемента И-НЕ и вторым входом первого элемента И, второй выход — с третьим входом первого элемента И и вторым входом вто® Рого элемента И, а третий выход— с первым входом пятого элемента И, вторыми входами первого элемента ЙНЕ и третьего элемента И и третьим входом второго элемента И, выход первого элемента И-НЕ подключен ко втоИ рым входам четвертого и пятого элементов И, второй вход первого элемента ИЛИ соединен с выходом шестого .элемента И и входом триггера, первый вход второго счетчика подключен к щ выходу генератора импульсов,. второй и третий входы - соответственно к выходам второго и третьего элементов

ИЛИ, первый выход - к первому входу щестого элемента И, второй и третийл выходы-к соответствующим входам Вто»

885988

Регистр информации, Регистр принимаюший байт с чтения. внешних линий на РИФ

Номер байта> выданного ЭВМ во внешние линии

Р 11

Э

Р 12

2 3

Р 13

Г

Рг- 2

Р 13 Р 11

Р1-. 13

РГ 11

Р 12

РУ.12, РГ 13

РГ 13

10 рого элемента И-НЕ> выходом соединенного со вторым входом шестого элемента И,входы второго элемента ИЛИ подключены соответственно к выходам седьмого и восьмого элементов И, первые входы которых соединены соответственно с первым н вторым выходами триггера, а вторые входы - соответственно с выходами четвертого и пятого элементов И, входы третьего элемента ИЛИ подключены соответственно к выходам девятого и десятогс элементов И, первые входы которых соединены соответственно со вторым и первым выходами триггера, а вторые входы — соответственно с выходамн четвертого и пятого элементов И.

Узел управления записью содержит элемент И, первым входом соединенный через элемент задержки с первым входом узла, вторым входом — с пер= вым входом первого триггера и первым выходом второго триггера, второй выход которого является вторым выходом узла, а вход — с выходом первого элемента ИЛИ и первым входом второго элемента ИЛИ, вход которого является первым выходом узла, а второй вход подключен.к выходу элемента И и второму входу первого триггера выход которого соединен со вторым входом первого элемента ИЛИ, второй вход которого является вторым входом узла.

На чертеж приведена блОк-схема предлагаемого устройства.

Устройство содержит регистр 1 информации, коммутатор 2 чтения, регистр 3 выходных синхросигналов первый и второй блоки 4 и 5 элементов

И выходной коммутатор 6, блок 7 усилителей-передатчиков, третий и четвертый блоки 8 и 9 элементов И, блок

10 регистров информации, регистры

11,12 и 13 восьмиразрядные, блок 14 регистров синхросигналов, восьмиразрядные регистры 15 и 16, коммутатор

17 регистров синхросигналов, входной коммутатор 18, блок 19 формирования сигналов управления обменом, содержаций узлы 20 и 21 формирования адреса, узел 22 синхронизации, узел

23 формирования синхросигнала записи-. и узел 24 управления записью, блок

25 усилителей-приемников, блок 26 триггеров управления (ВПРУ), первая

ЭВМ 27, вторая ЭВМ 28 триггеры 2931, входы 32-35 блока 19.

Узел 23 содержит элементы И 36 и ИЛИ 37. Узел 20 включает элементй

И 38 и 39, счетчик 40, триггер 41 и дешифратор 42. Узел Zl включает элементы И 43 и 44, счетчик 45, триггер 46 и дешифратор 47. Узел 22

20 состоит из первого и второго элементов И 48 и 49, первого счетчика

50, третьего элемента И 51, первого элемента И-HE 52, четвертого и пятого элементов И 53 и 54, генератора

55 импульсов, второго счетчика 56, седьмого и восьмого элементов И 57. и 58, второго элемента ИЛИ 59, второго элемента H-НБ 60, шесто1о элемента И 61, триггера 62, девятого и де.сятого элементов И 63 и 64, первого и третьего элементов ИЛИ 65 и 66. узел 24 содержит элемент 67 задержки, элемент И 68 первый триггер 69, первый элемент HJ)H 70, вторые триггер 71 и элемент ИЛИ 72. Регистр 1

35 является регистром обмена как при чтении в 3BN 27, так и при чтении в

ЭВМ 28.

Коммутатор 2 совместно с узлом

21 обеспечивает запись содержимого двух регистров блока 10 в регистр

1 в соответствии с таблицей °

885988

Регистр 3 выходных синхросигналов служит для хранения кода прерывания, выдаваемого ЭВМ 27. Выдача содержимого регистра 3 осуществляется через блок 5 и выходной коммутатор б по управляющим сигналам узла 24. Блок

4 предназначен также для выдачи содержимого регистра 1 в регистры 12 и 13 прн чтении в ЭВМ 27.

Выходной коммутатор б предназначен для посылки в ЭВМ 27 байтов инФормации, считываемых из регистров.

12 и 13 и выдаваемых через блок 7.

Блоки 7 и 25 предназначены для согласования параметров электрических сигналов при обмене.

Блок 10 регистров выполняет роль $ буфера (аккумулятора} . В нем накапливаются байты информации для последующей пересылки их параллельным

l6-разрядным кодом в ЭВМ 28 или побайтной посылки в ЭВм 27, т.е. в .Щ устройстве осуществляется использование одного и того же буфера для двухстороннего обмена

Блок 14 предназначен для ириема, хранения и ийщачи мода прерывания, сопровождающего байт информации, считываемой ие ЭВМ 27. В его состав входят два регистра, подключением входов которых R блоку 25 упраВ лиат триггер 31, а выходов к регистру l через коммутатор 17 - узел 23.

Узел 20 предназначен для управления входным коммутатором 18. В исход-. ном состоянии содержимое счетчика

40 и триггера 41 схема.равно нулю. С приходом первого сигнала прерывания по шине 73 от ЭВН 27 содержимое счет. чика 40 становится равным единице, поскольку этот сигнал через элемент

И 38>открытый высоким потенциалом нулевого выхода триггера 41, посту-. ф) пает на счетный вход счетчика. С приходом второго и третьего сигналов на шину 73 содержимое счетчика 40 становится равным 2 и 3 соответст" венно, причем второй сигнал проходит через элемент И 39, а третийчерез элемент И 38. Кроме того, при .содержимом счетчика, равном трем, и поступлении очередного сигнала на шину 73 триггер 41 переключает вход, счетчика 40, обеспечивая тем ,самым содержимое в нем, равное единице (счетчик имеет коэффициент сче та,.равный трем). Такой счетчик не« обходим потому, что блок 10 содержит трЦ регистра, входы которых должны 5$ ло4ключаться последовательно входным ко>|мутаторам 18 к блоку 25 усилителей-приемников.

Узел 21 предназначен для управления коммутатором 2 при записи инфор-, мации в ЭВМ 28. Исходное состояние и функционирование его айалогичны: узлу 20. На его вход поступает сигнал с шнкы 33, формируемый ЭВМ 28 как сигнал чтения, а сигнал управления с выхода дешифратора 47 обеспечивает считывание содержимого двух регистров блока 10 через коммутатор 2 в последовательности, по» казанной в таблице.

Узел 22 управления обменом предназначен для аппаратурной подцержки логики обмена. Он обеспечивает синхронизацию процесса записи байтов в регистры блока 10 и Чтение. Узел

22 устанавливает соответствие между скоростью поступления байтов с внешних линий ЭВМ 27 на регистры блока 10 и скоростью чтения их через регистр 1 в ЭВМ 28, а также формирует сигналы прерывания для посылки их и кодов прерывания в ЭВМ 27 и 28. Последнее необходимо для достижения устойчивости (без сбойности!. и получения требуемых временных характеристик обмена. Вход счетчика 50 управления. обменом соединен с шиной

73, на которую поступает сигнал прерывания от ЭВМ 27, сопровождающий каждый. байт информации. Трехвходовые элементы И 48 и 49 соединены с шиной

35, сигнал на которой формируется .

ЭВИ 28.

Узел 23 упРавления приемом синхросигнадов предназначен для пс>дключения регистров блока 14 ко входам регистра 1 путем управления коммутатором 17. узел 24 предназначен для выдачи опережак>щих сигналов прерывания через триггер 29 .в ЭВИ 27 в случае, когда последняя выполняет команду Чтение, а также для управления блоками 4 и 5 и. выходным коммутатором б при выполнении ЭВИ 28 команды Запись .

Устройство работает следующим образом.

Рассмотрим первоначально случай, когда инициатором обмена является

ЭВМ 27 и осуцествляется запись информации из ЭВМ 27 в ЭВМ 28. В этом случае ЭВИ 27 выполняет команду Запись, а ЭВН 28 — команду Чтение .

ЭВМ 27 выдает сигнал прерывания на шину 73, код прерывания — s. регистр

15, а байт информации — в регистр 11, заййсь кода прерывания в регистр 15 осуществляется узлом 20, поскольку в этом случае сигналом прерывания триггер 31 установлен в 1, а единичный выход триггера соединен с управляющим входом регистра 15. Запись первого байта информации в регистр 11 осуществляется управляющим сигналом узла 20, который формируется на первом выходе дешифратора .42 и подключает регистр ll через входной коммутатор 18 к блоку 25, поскольку в.исходном состоянии триггер 41 находится в нулевом состоянии, а содержимое счетчика 40 после поступления первого сигнала рерывания шины 73 становится равньв4 единице.

885988

Сигнал с 73 поступает также \ в узел 22, обеспечивая добавление в счетчик 50 единицы (в исходном ссстоянин счетчики 50,56 и триггер

62 в нулевом состоянии).

Высокий уровень сигнала с первого выхода счетчика поступает через элементы И 53 и 57 на элемент ИЛИ 59, поскольку в этом случае на вход элемента И 57 подан высокий уровень потенциала с нулевого выхода триггера 62. С выхода элемента ИЛИ 59 си нал поступает на вход счетчика 56, ра.зрешая счет импульсов, идущих c* генератора 55, что необходимо для формирования импульса требуемой дли" тельности, следующего с требуемой задержкой. С этой целью в состав узла 22 включены элементы И-HE 60 и

И 61. Псследний формирует передний фронт импульса по истечении соответствующей паузы, для чего он управляе ся сигналом с шины двоичного счетчика 56, имеющегс вес, равный длительности времени задержки.- Длительность импульса формируется элементом И-НВ 60. Сформированный импульс на выходе элемента И 61 через элемент ИЛИ 65 поступает на триггер 30, устанавливая последний в 1 . Единичный выход триггера 30 соединен через блок 7 с внешней линией ЭВМ 27.

Поэтому установка триггера 30 в единицу и посылка байта готовности из регистра 3 через блок 5, управляе-. мьЮ узлом 22, в блок 7 означает готовность устройства к принятию очередного байта.

Второй байт также сопровождается сигналом, выдаваемыми ЭВМ 27 на шину

73, и кодом прерывания. Однако второй байт информации принимается в регистр 12, а код прерь.вания — в регистр 16. Запись их как и ранее

I J осуществляется сигналами, формуемыми соответственно на выходе дешифратора 42 и триггера 31.

Кроме того, при появлении второго сигнала на шине 73 содержимое счетчика 50 увеличивается на единицу. При этом на выходе элемента И 51 формуется сигнал (устанавливается потенциал высокого уровня), который через элемент ИЛИ 37 поступает как сигнал. прерывания в ЭВМ 28 и на коммутатор

l7. Код прерывания с регистра 16 через коммутатор 17 и регистр l поступает в ЭВМ 28 для обработки. Последняя по результатам обработки кода прерывания выдает сигнал на шину 33, который означает готовность ЭВМ 28 к считыванию информации. Этот сигнал через элемент И 43 поступает в счетчик 45, на выходе дешифратора

47 устанавливается сигнал, по которому содержимое регистров ll и 12 параллельным кодом считывается в регистр 1 через коммутатор 2 и далее поступает в кодовые шины ЭВМ 28.

Одновременно с чтением информации с регистров 11 и 12 происходит зались очередного байта в регистр 13.

После считывания информации в

ЭВМ 28 последняя формирует сигнал на шине 35, по которому происходит вычитание иэ содержимого счетчика

50 двух единиц. Это означает, что произошло чтение информации с очередной пары регистров н они готовы принимать очередные байты информации. г- Вычитание осуществляется при помощи элементов И 48 и 49, при этом возможны два варианта вычитания: вычитание при значении счетчика, равном двум, когда сигнал на шине

35 сформирован до того, как появился сигнал на шине 73, и вычитание при содержимом счетчике 56, равном трем когда сигнал на шине 73 появился раньше, чем на шине 35. В первом слут-20 чае сигнал с шины 35 поступает через элемент И 48 и устанавливает считчик 50 в ноль. Во втором случае этот сигнал поступает через элемент И 49 и устанавливает счетчик 50 в 1 .

Возможен также случай, когда ЭВМ

28 не успевает .считывать информацию с регистров блока 10. Поэтому с целью исключения процессов наложения поступающих байтов в узел 22 предусмотрена блокировка обмена при заполне-. нии всех регистров блока 10. Блокировка заключается в невыдаче импульса на триггер 30 и осуществляется при помощи элементов И-НЕ 52, И 53 и

3 54исчетчика56.До ехпор ,содержимое счетчика.50 равно трем,, на выходе элемента H-НЕ 52 поддерживается низкий потенциал, запрещающий формирование разрешающего сигнала на входе счетчика 56, элементы

40 И 53, 54,57 и 58 закрыты.

s том случае, если задержки при ,считывании нет, очередной (четвер1 тый) байт информации заносится -в ,регистр 11, и процесс обмейа продол4 жается. Отличие состоит лишь в том, что по второму сигналу, формируемо« му ЭВМ 28 на шине 33, возбуждается второй выход дешифратора 47, и в

ЭВМ 28 . считывается содержимое ре 0, гистров 13 и 11, а по третьему сиглалу — содержимое регистров 12 и 13.

Работа устройства при выполнении операции чтения иэ ЭВМ 28 отличается от изложенного тем, что в этом случае задействуется узел 24 управления записью. В этом случае ЭВМ 27 выполняет операцию Чтение, а

ЭВМ 28 — Запись, причем, как и прежде, ЭВМ 27 считывает информа60 цию побайтно, а ЭВМ 28 записывает словами, кратными байту (для приве денной конкретной реализации 16разрядныки словами).

В отличие от рассмотренного слу-, ф5 чая ЭВМ 27 выдает сигнал не на шину

885988

Формула изобретения

73,а на шину 74,причем ЭВМ 2.8 формирует сигйал на шине 34. Возникновение сигнала на шине 34 означает, что информация из ЭВМ 28 записана в регистр 1. Этот же сигнал поступает через элемент ИЛИ 70 на счетный вход триггера 71 (исходное состояние триггеров 69 и 71 нулевое). Триггер.

71 устанавливается в единичное сос.тояние. Открываются элементы И блоков 4 и 8,и байт информации из регистра 1 заносится в регистр 12.;

Сигнал с шины 34 через элементы ИЛИ

70 и 72 устанавливает триггер 29 в 1 . Выход триггера соединен с внешней линией ЭВМ 27 через блок 7. .Сигнал на этой линии воспринимается

ЭВМ 27 как сигнал готовности устройства, и ЭВМ 27» обработав байт (код) прерывания» выданный из регистра 3, через блок 5 формирует сигнал Чте ние на шине 74.

Сигнал на шине 74 означает, что байт информации ЭВМ 27 считан. Этот сигнал поступает на элемент 67 за3цержки и далее через элемент И 68 на триггер 69, устанавливая последний в 1 . Элемент 67 задержки необходим для задания паузы, необходимой для выдачи ЭВМ 27 сигнала на шину 74 (выполнения операции Чтение ). Триггер 71 задержанным сигналом устанавливается в 0, обеспечивая выдачу на блок 7 второго байта информации из регистра 1 через блоки 4 и 9, регистр 13 и коммутатор б. Появление второго сигнала на шине

74 означает, что второй байт информации считая. в ЭВМ 27. Этот сигнал через элементы И 36 и ИЛИ 37 поступа;ет в ЭВИ 28 как сигнал готовности устройства к продолжению обмена. ЭВМ

28 выдает в регистр 1 очередное слово и формирует сигнал на шине 34. Далее процесс продолжается аналогично изложенному.

Обмен, инициируемый ЭВМ 28, отличается от изложенного лишь тем, что процесс начинается установкой ЭВМ

28 сигнала на шине 34, который проходит через элементы ИЛИ 70 и 72, устанавливает высокий потенциал на выходе триггера. Последний вызывает . прерывание ЭВИ 27. Далее, в зависимости от кода прерывания, считанного с регистра 3 через блок 5, ЭВМ 27 либо выставляет сигнал на шине 73, если она выполняет операцию Эап фь, либо на шине 74, если операцию Запись выполняет ЭВМ 28.

Таким образом, предлагаемое устройство обеспечивает обмен между двумя разиотипными ЭВМ.

Устройство для сопряжения двух вычислительных машин, содержащее блок

5 !

О

ЗО

И

65 усилителей-приемников, группа входов которого является первой группой входов устройства,, блок усилителейпередатчиков, первая группа входов которого соединена с группой выходов блока триггеров управления, а группа выходов является первой группой выходов устройства, регистр выходных синхросигналов, блок регистров синхросигналов, информационные входы которых подключены к первому выходу блока усилителей-приемников, блок формирования сигналов управления обменом, входной и выходной коммутаторы, четыре блока элементов И, регистр информации и коммутатор чтения, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства, в него введены блок информационных регистров и коммутатор регистров синхросигналов, причем второй выход блока усилителей-приемников подключен к информационному входу входного коммутатора, а третий выход - к первому входу блока формирования сигналов управления обменом, второй, третий и четвертый входы которого. соединены со вто-. рой группой входов устройства, первый выход — с управляющим входом коммутатора регистров синхросигналов, второй выход — с управляющими входами первого и второго блоков элементов

И и первым управляющим входом выходного коммутатора, третий выход » со вторым управляющим входом выходного коммутатора и первым входом блока триггеров управлекйя, четвертый, пятый и шестой выходы - соответствеино со вторым входом блока тригге ров управления и управляющими входами коммутатора чтения и входного коммутатора, а первый вход - с третьим входом блока триггеров управления, вторая группа выходов которого подключена к управляМнцим входам блока регистров сиихросигналов, выходы которого соединены с сответствующими информаииоиными входами коммутатора регистров синхросигналов» выходом подключенного к первому входу регистра информации, второй вход которого соединен с выходом коммутатора чтения, информационные входы которого соединены соответственно с первым, вторым и третьим выходами блока информационных регистров, первый, второй и третий входы которого соединены соответственно с первым вы ходом входного коммутатора, и выходами третьего и четвертого блоков элементов И, информационные входы которых подключены соответственно ко второму и третьему выходам входного коммутатора, а управляющие входы к соответствующим выходам первого блока элементов И, группы выходов и входов регистра информации являются соответственно второй группой выхо885988

5. Устройство по пп. 1 и 2, о т л и ч а ю щ е е с я тем, что узел синхронизации содержит десять элементов И, три элемента ИЛИ два счетI чика два элемента И-НЕ, триггер и

5 генератор импульсов, причем первые входы первого элемента ИЛИ и первого и второго элементов И подключены ко второму входу узла, первый, второй и третий входы первого счетчика соединены соответственно с первым вхо-. дом блока и выходами первого и второго элементов И, первый выход — с первыми входами третьего и четвертого элементов И и первого элемента

И-ИЕ и вторым входом первого элемента И, второй выход — с третьим входом первого элемента И и вторым входом второго элемента И, а третий выход — с .первым входом пятого элемента

И, вторыми входами первого элемента

И-НЕ и третьего элемента И и третьим входом второго элемента И, выход первого элемента И-ИЕ подключен ко вторым входам четвертого и пятого элементов И, второй вход первого элемента ИЛИ соединен с выходом шестого элемента И входом триггера, первый вход второго счетчика подключен к выходу генератора импульсов, второй и третий входы - соответственно к выходам второго и третьего элементов

ИЛИ, первый выход — к первому входу шестого элемента И, второй и третий выходы — к соответствуюцим входам второго элемента И-НЕ, выходом соединенного со вторым входом шестого элемента И, входы второго элемента

ИЛИ подключены соответственно к вы ходам седьмого и восьмого элементов

И, первые входы которых соединены соответственно с первым и вторым входами. триггера, и вторые входы — соответственно с выходами четвертого и пятого элементов И, входы третьего элемента ИЛИ подключены соответственно к выходам девятого и десятого эле,ментов И, первые входы которых соединены соответственно со вторым и первым выходами триггера, а вторые входы — соответственно с выходами четвертого и пятого элементов И.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок формирования сигналов управления обме-, 20 ном содержит два узла формирования адреса, входы и выходы которых подключены соответственно к первому и второму входам и шестому и пятому выходам блока, узел формирования 25 синхросигнала записи, первый вход и выход которого подключены соответственно к первым входу и выходу блока, узел управления записью, первый и второй входы которого соединены соответственно с первым и третьим входами блока, первый выход — с четвертым выходом блока, и второй выход — со вторым выходом блока и входом узла формирования синхросигнала записи, и узел синхронизации, первый и второй входы которого подключены соответственно к первому и четвертому входам блока, а первый и второй выходы — соответственно к третьему выходу блока и третьему 40 входу узла формирвания синхросигнала записи.

3. Устройство по пп.1 и 2, о т— л и ч а ю щ е е с я тем что узел

1 45 формирования адреса содержит дешифратор, выходы которого являются выходом узла, входы подключены к соответствующим входам триггера и выходам счетчика, входы которого соединены соответственно с выходами первого и второго элементов И, первые входы которых соединены со входом узла, а вторые входы — с соответствуюцими выходами триггера.

55, 65 дов и третьей группой входов устройства, а первый и второй выходы соединены соответственно с информационным входом первого блока элементов И и входом регистра выходных синхросигналов, выходом соединенного с информационным входом второго блока элементов И, выход которого подключен ко второму входу блока усилителей-передатчиков, первый и второй входы выходного коммутатора соединены соответственно со вторым и третьим выходами блока информационных регистров, а выход - с третьим входом блока усилителей-передатчиков, первый выход блока формирования. сигналов управления обменом соединен со второй группой выходов устройства.

4. Устройство по пп.1 и 2, о т— л и ч а ю ц е е с я тем, что узел формирования синхросигнала записи содержит элемент И, входы которого подключены соответственно к первому и второму входам узла, а выход — к первому входу элемента ИЛИ, второй вход и выход которого являются сбот=, ветственно третьим входом и выходом узла. б. Устройство по пп. 1 и 2,о т— л и ч а ю щ е е с я тем, что узел лтравления записью содержит элемент

И, первым входом соединенный через элемент задержки с первым входом узла, вторым входом — с первым входом первого триггера и первым выходом второго триггера, второй выход которого является вторым выходом узла, а вход — с выходом первого элемента ИЛИ и первым входом второго элемента ИЛИ, вход которого является первым выходом узла, а второй вход подключен к выходу элемента И и вто рому входу первого триггера, выход которого соединен со вторым входом

885988

Составитель В.Вертлиб

Редактор И.Михеева Техред А.Aч Корректор Г.Решетник

Заказ 10544/70 Тираж 748 Подписное

ВНИИПИ Государственного комитета СССР

IIo делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 первого элемента ИЛИ, второй вход которого является вторым входом узла.

Источники инФормации, принятые во внимание при экспертизе

1. Электронная вичислительная ма анна ЕС-1030. М., Статистика, 1977, с. 90-92.

2. Авторское свидетельство СССР по заявке М 2699728/18-24, кл. G 06 1 3/04, 1978 (прототип).