Линейный интерполятор

 

Союз Соввтсиик

Социалистические

Рвспубинн. (1 1|

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (Sl ) Дополнительное к авт. саид-ву (22) Заявлено 06.02.80 (21) 2880803/18-24 (5()М. Кл. с присоединением заявки М—

G 06 G 7/30

)ооударственай квинтет

CCCP оо волен изоервтенвй н отнрытиЯ (23)ПриоритетОпубликовано 30.1! .81. Ьюллетень %44 (53) УДК 681.33 (088. 8) Дата опубликования описания 30 .1 1. 81 (72) Авторы изобретения

Л,Г.Журавин, О.М.Ковалева, И.А.Ма

Ленинградский ордена Ленина электротехнический институт им.В.И.Ульянова (Ленина) (71) Заявитель (54) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР, Изобретение относится к информационно-измерительной технике и может быть использовано там, где необ-. ходимо восстановление сигнала, например в телеметрии, системах связи и управления.

Известен интерполятор, представляющий собой цифроаналоговый преобразователь, на вход которого поступает код очередного отсчета, т.е. ис" пользуется нулевая интерполяция 1.11.

Такое устройство имеет очень низкую зффектинвость, так как частота дискретизации сигнала должна быть оченьбольшой.

Наиболее близким к предлагаемому

13 является линейный интерполятор, содержащий первыйт второй и третий saпоминающие блоки, первый и второй интеграторы, сумматор, ключ, управ-

10 ляемый резистор и источники синхроимпульсов и опорного сигнала, причем первый запоминающий блок, сумматор, ключ, второй запоминающий блок и управляемый резистор включены последовательно, выход источника синхроимпульсов соединены со входами управления первого и третьего запоминающих блоков, ключа и интеграторов, выход источника опорного сигнала через последовательно соединенные первый интегратор и третий запоминающий блок подсоединен к управляющему входу резистора, вход устройства соединен со входом первого запоминающего блока, другим входом сумматора и входом установки начальных условий .второго интегратора, выход которого соединен с выходом интерполятора 21.

Недостатотс известного интерполятора состоит в низкой помехоустойчивости, поскольку в нем осуществляется восстановление аналогового сигнала без коррекции сбоев, которыми могут . быть искажены входные отсчеты.

Цель изобретения — повышение помехоустойчивости интерполятора.

886() I4

15

45 образом, 50

Указанная цель достигается тем, то в линейный интерполятор, содержащий последовательно соединенные первый запоминающий блок, сумматор, ключ, второй запоминающий блок и первый интегратор, вход задания начальных условий которого подключен к информационному входу линейного ин1 терполятора, соединенному с другим входом сумматора и первым информационным входом первого запоминающего блока, второй интегратор, информационный вход которого подключен к выходу источника опорного сигнала, а выход — к информационному входу третьего запоминающего блока, выход которого соединен со входом управления постоянной времени интегрирования первого интегратора, выходом црдключенного ко второму информационному входу первого запоминающего блока, и источник синхросигнала, введены блок разности, схема сравнения, элемент.И, блок деления, квадратор и блок умножения, первый вход которого соединен со входом задания уставки линейного интерполятора, второй вход через квадратор подключен к выходу блока деления, а выход связан с первым входом схемы сравнения, второй вход которой соединен с выходом блока разности, включенного между входом и выходом линейного интерполятора, первый выход схемы сравнения через элемент И„ другой вход которого соединен .с источником синхросигнала, подключен к управляющему входу ключа, входу сброса второго интегратора, входам разреиения записи третьего и первого запоминающих блоков и входу сброса первого интегратора, вход разрешения интегрирования которого и входы запрета записи первого и второго запоминающих блоков соединены со вторым выходом схемы сравнения, а входы блока деления подключены к выходу второго интеграто.ра и выходу третьего запоминающего блока.

В предлагаемом интерполяторе осуществляется сравнение поступившего вновь отсчета с экстраполированным значением сигнала (выход интегратора), и если их разность больше уровня обнаружения сбоев (на выходе блока умножения), то данный отсчет отбрасывается. Интерполяция при отбраковке отсчета осуществляется с углом наклона, пропорциональным напряжению на выходе второго запс>минающего устройства, запоминаемом на предыдущем такте.

На чертеже приведена блок-схема предлагаемого интерполятора.

Линейный интерполятор содержит последовательно соединенные первый запоминающий блок l сумматор 2, ключ 3, второй запоминающий блок

4, управляемый резистор 5 и интегратор 6, выход которого. соединен С выходом интерполятора, вторым входом запоминающего блока I и входом блока

7 разности, другой вход которого соединен со входом интерполятора, входом запоминающего блока 1, вторым вхоДом сумматора 2 и вторым входом интегратора 6, а выход блока 7 разности соединен со схемой 8 сравнения, первый выход которой соединен с одним из выходов элемента И 9, другой вход которого соединен с выходом источника

II0 синхросигнала, второй выход схемы

8 сравнения подключен ко входам запрета записи запоминающих блоков

1 и 4 и входу сброса интегратора 6, а второй вход схемы 8 сравнения соединен с выходом блока ll умножения, один вход которого соединен со входом задания уставки.

Выход источника !2 опорного сигнала через последовательно соединенные второй интегратор 13 и третий запоминающий блок 14 подключен к управляющему входу управляемого резистора 5, являющемуся входом управления постоянной времени интегрирования перво- го интегратора и через последовательно соединенные блок 15 деления и квадратор 16 подключенному ко второму входу блока 11 умножения. Выход элемента И 9 соединен с управляющим входом ключа 3, входами разрешения записи запоминающих блоков I и 14 и входами сброса интеграторов 6 и 13, причем выход последнего подключен ко второму входу блока 15 деления.

Интерполятор работает следующим

Дискретные значения входного сигнала X (H, следующие в общем случае неравномерно, поступают на входы запоминающего блока 1, интегратора

6 и блока 7 разности. В блоке 7 разности из очередного отсчета вычитается выходное напряжение интерполятора (Ц . Разность Ь Х „= Х „ - X (t) в схеме 8 сравнения сравнивается с допустимым значением hX (уровень

4 клонение сигнала от линии (прямой) за времч ьт; равно величине

ЬТ1

E„„(т ), где „„=-и (ь юед) — максимальйое отклонение сигнала на интервале аппроксимации д Т пое,д от линии. Учитывая, что для адаптивной линейной экстраполяции Е =Е.А — постоянная величина уставки, запишем окончательно выражение для уровня обнаруживаемых сбоев Как величину f* < ч) удт

Ьт пред

Смещение на единицу необходимо для того, стобы не забраковать .правильный отсчет после сбоя, в результате которого происходит потеря отсчета (например нарушение синхронизации или адресные сбои в адресных систеяа.

Если интерполятор используется в циклических системах, когда потери отсчетов отсутствуют, то блок 15 деле" ния должен реализовывать функцию деления . без добавления единицы.

bTj ьт11рм

Величина дТ; вырабатывается в интеграторе 13, а величина g Т, снимается с выхода запоминающего блока

14. Операция возведения в квадрат производится в квадраторе 16. После перемножения в блоке 11 умножения величины — +1) на величину уссдт; ьтпр ф тавки Ед получаемый уровень обнаруживаемых сбоев поступает на вход схемы 8 сравнения, Величина уставки Ед может быть заранее не известной (при циклической дискретизации, например) .

В этом случае на первый вход блока ll умножения следует подать напряжение, соответствующее максимальной погрешности линейной экстрополяции телемет- .. рируемого. сигнала на основе априорной информации о величине М

5 886014 обнаружения сбоев(, и если ЬХ < gxp то сигнал логической единицы поступает на элемент И 9, импульсом от источника синхросигналов 10 открывается ключ 3 и напряжение, соответствующее разности пришедшего и предыдущего отсчетов сигнала, запоминается в запоминающем блоке 4. Кроме того, синхроимпульс сбрасывает интегратор

13„ который после сброса интегригует постоянное опорное напряжение источника 12 до прихода следующего синхроимпульса.

Одновременно со сбросом интегратора 13 этим же синхроимпульсом производится запись выходного напряжения интегратора 13, пропорционального длительности интервала аппроксимации дТ пре*, в запоминающий блок 14, где оно хранится до прихода следующе- 24, ro синхроимпульса, с выхода запоминающего блока 14 на управляющий вход резистора 5 поступает напряжение, пропорциональное времени между двумя последними отсчетами, т.е. постоянная 25 интегрирования интегратора 6 изменяется пропорционально времени между отсчетами.

Формула изобретения

После того, как в запоминающем блоке 4 запомнена разность пришедшего Зе и предыдущего отсчетов, происходит запись пришедшего отсчета в запоминаю .ga" блок l° . Одновременно в интеграторе 6 происходит установка пришедшего иэтсчета (установка начальных условий).

Таким образом, восстановление сигнала осуществляется по двум соседним отсчетам.

Если же дХ ) дх, то сигнал ло1 гической единицы формируется на втором © выходе схемы 8 сравнения. При этом в запоминающий блок 4 не записывается напряжение с выхода сумматора, а ос-. тается напряжение, запомненное ранее, и это напряжение задает угол наклона линейной экстраполяции. В запоминающий блок 1 вместо поступившего отсчета записывается экстраполированное значение X+ () выхода интегратора 6.

Таким образом, при обнаружении сбоя экстраполяция восстанавливаемого сиг50 нала осуществляется с помощью предсказанного сигнала Я". (t)

Уровень обнаруживаемых сбоев вырабатывается из предположения о том, что вторая производная телеметрируемого сигнала на соседних интервалах линейной аппроксимации изменяется незначительно, тогда максимальное отТаким образом, в предлагаемом интерполяторе происходит коррекция сбоев, в том числе и многократных.

Выигрыш по точности по сравнению с известным устройством составляет десятки раз, так как в известном интерполяторе максимальная погрешность может быть любой, вплоть до 100Х шкалы, тогда как в предлагаемом устройстве уровень максимальной погрешности от сбоев ограничен величиной дХ

Линейный интерполятор, содержащий последовательно соединенные первый запоминающий блок, сумматор, ключ,, 886014 8 входом схемы сравнения, второй вход которой соединен с выходом бло.ка разности, включенного между входом и выходом линейного интеру полятора, первый выход схемы сравнения через элемент И, другой вход которого соединен с источником сикх" росигнала, подключен к управляющему входу ключа, входу сброса второго ин34 тегратора, входам разрешения записи третьего и первого запоминающих блоков и входу сброса первого интегратора, вход разрешения интегрирования которого и входы запрета записи пер"

IS вого и второго запоминающих блоков соединены со вторым выходом схемы сравнения, а входы блока деления подключены к выходу второго интегратора и выходу третьего запоминающего блока.

ЗЕ Источники информации, принятые во внимание при экспертизе

1. "Приборы и системы управления", 1972, В 11, с.9-11.

7 второй запоминающий блок и первый интегратор, вход задания начальных условий которого подключен к информа" ционному входу линейного интерполятора, соединенному с другим входом сумматора и первым информационным входом первого запоминающего блока, второй интегратор, информационный вход которого подключен к выходу источника опорного сигнала, а выход к информационному входу третьего запоминающего блока, выход которого соединен со входом управления постоянной времени интегрирования первого интегратора, выходом подключенного ко ,второму информационному входу первого запоминающего блока, и источник синхросигнала, о т л и ч а ю щ и й— с я тем, что, с целью повышения помехоустойчивости,в него введены блок разности, схема сравнения, элемент И, блок деления, квадратор и блок умножения, первый вход которого сое. динен со входом задания уставки линейного интерполятора, второй вход через квадратор подключен к выходу блока деления, а выход связан с первым

23 2. Авторское свидетельство СССР

У 596969, кл. Я 065 7/30, 1978 (прототип) .

886014

Составитель С . Белан

Редактор И. Михеева Техрец М. Надь

Корректор.N.Ïîæo! и.шил ПП!1 "1!атент" . г.ужгород, ул.Проектная, 4

Заказ !0560/18 Тираж /48 Подписное !

1!(ПИПИ Государственного комитета СCCP ио делам изобретений и открытий !

1 303S, Москва, Ж-35, Раушская наб., д.4/5