Устройство для определения моментов времени квантования сигналов

 

Союз Советских

Социапистичесиих

Республик

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ii>892701 (61) Дополнительное к авт. свид-ву (22) Заявлено 02.04.80 (21) 2901589 18-21 с присоединением заявки М (23) Приоритет (51)M. Кл.

Н 03 К 13/02

1ееудерстеенный комитет

СССР по денем изобретений и открытий

Опубликовано 23.12.81. Бюллетень № 47

Дата опубликования описания 25. 12.81 (53) УДК681.325 (088.8) (72) Автор . изобретения

В. N. Чумак

Белорусский ордена Трудового Красного Знамени государственный университет им. В. И. Ленина (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОМЕНТОВ

ВРЕМЕНИ КВАНТОВАНИЯ СИГНАЛОВ

Изобретение относится к измерительной информационной технике и может быть использовано для дискретизации аналоговых сигналов при требуемой точности восстановления.

Известно устройство для определе» ния моментов времени квантования сигналов, содержащее последовательно соединенные входную клемму, дифференцирующий блок, запоминающе-вычитающий блок, интегратор, блок сравнения, вто- О рой вход которого соединен с блоком задания допустимой погрешности аппроксимации, а выход блока сравнения соединен с выходной клеммой и управляющими входамн интегратора и запомина- юще-вычитающего блока $1).

Недостатком известного устройства является избыточность схемного построения и низкая точность, обусловленная последовательным соединением запоминающе-вычитающего блока и HH тегратора, которые вносят свои погрешности. г

Цель изобретения — упрощение устройства и повышение точности.

Указанная цель достигается тем, что в устройстве, содержащем входную клемму, соединенную со входом дифференцирующего блока, запоминающий блок, интегратор, выход которого соединен с первым входом блока сравнения, второй вход которого подключен к блоку задания допустимой погрешности аппроксимации, а выходы блока сравнения, соответственно, соединены с выходной клеммой и управляющими входами интегратора и запоминающего блока, выход дифференцирующего блока соединен с первым суммирующим входом интегратора, выход которого подключен ко входу запоминающего блока, выход которого соединен со вторым суммирующим входом интегратора.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

892 701

Устройство содержит входную клемму 1, дифференцнрующий блок 2, ин« тегратор 3, состоящий из накопительного элемента 4, ключевых элементов 5-7, операционного усилителя 8, запоминающий блок 9, состоящий из ключевого элемента 10 и накопительного элемента !!,блок 12 сравнения, блок 13 задания допустимой погрешности аппроксимации, выходную клемму 14. !О

Устройство работает следующим образомм.

Аналоговый сигнал y(t) со входной клеммы 1 поступает на вход дифференцирующего блока 2, с выхода которого 15 снимается напряжение u+(t) = aC+ (й).

Это напряжение подается на первый сум" .мирующий вход интегратора 3, который работает в двух режимах: а) режиме кратковременного разряда накопительного элемента 4 интегратора 3, когда ключевые элементы 5 и 6 закрыты, а ключевой элемент 7 открыт, а выход операционного усилителя 8 интегратора 3 подключается ко входу блока 9 за- поминания, ключевой элемент 10 которого открыт (при этом происходит отслеживание величины +(t) накопительным элементом 1 Ц; б) в режиме интегратора, когда ключевые элементы 5 и 6 открыты, а ключевой элемент 7 saкрыт, при этом запоминающий блок 9 отключается от входа операционного усилителя 8 интегратора 3, а напряжение с выхода запоминающего блока 9 прило- 3s жено ко второму суммирующему входу интегратора 3, на первый суммирующий вход которого непрерывно в течении этих режимов подается значение g(t) с выхода дифференцирующего блока 2. 40

Напряжение на выходе интегратора 3 сравнивается блоком 12 сравнения с напряжением, задаваемым блоком 13 задания допустимой .погрешности artпроксимации, и в случае, если напря-,фу жение с выхода интегратора 3 превысит это напряжение, то на выходе блока 12 сравнения появится сигнал конца арап.тивного временного интервала, который на короткое время переведет уст- щ ройство в режим запоминания первой производной аналогового сигнала.

Таким образом, устройство имеет более простую структуру.

f5

Статическая ошибка, вносимая интегратором в интеграл сигнала за счет дрейфа напряжения смещения .„ по вхо-. ду операционного усилителя, на базе которого выполнен интегратор, равна

В устройстве исключается влияние напряжения ошибки, зависящее от времени интегрирования. Действительно, в конце режима запоминания производной сигнала, напряжение на выходе запоминающего блока 9 равно

0 -10 (о) - 24 см .

В режиме интегрирования на суммирующие входы интегратора 3 подаются напряжения u+(t) и И>. В результате рассмотрения токов, йротекающих через суммирующие входы интегратора 3 и через накопительный элемент 4, можно получить, что напряжение на выходе интегратора 3 в режиме интегрировачия равно т е. О (О= 1(о) +SH,о) Vf+) !сц

Иьи(Таким образом, предлагаемое устройство имеет также более высокую точность, Применяемые в устройстве запоминающий блок и интеграторы выполнены по известным схемам.

Формула изобретения

Устройство для определения моментов времени квантования сигналов, содержащее входную клемму, соединенную со входом дифференцирующего блока, запоминающий блок, интегратор, выход которого соединен с первым входом блока сравнения, второй вход которого подключен к блоку задания допустимой погрешности аппроксимации, а выходы блока сравнения, соответственно, соединены с выходной клеммой и управляющими входами интегратора и запоминающего блока, о т л и ч а ю— щ е е с я тем, что, с целью упроще- ния устройства и повышения точности, выход дифференцирующего блока соединен с первым суммирующим входом интегратора, выход которого подключен ко входу запоминающего блока, выход которого соединен со вторым суммирующим входом интегратора, 892701

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

У 456361, кл. Н 03 К 13/02, 16.03.73

5 (прототип), Корректор Н. Стец

Подписное

Составитель В. Войтов

Редактор Г. Волкова Техоед

Заказ 11283/85 Тираж 991

ВНИИПИ Государственного комитета СССР по делам изобретений и открытЖ

113035 Москва, E-35, Рабская наб.> д. 4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, Д Э У