Устройство для вычисления функций

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союэ Советских

Социалистически

Республик

< 894720 (6l ) Дополнительное к авт. свид-ву(22) Заявлено 11.0230 (23 ) 2930709/18-24 с присоединением заявки М (23) Приоритет (51) M Кл.

0 06 F 15/353 еооуаарстеенный комитет

СССР

Опубликовано 30.1 281. бюллетень № 48 по ленам изобретений н открытий (53) УДК б81. 3 (088.8) Дата опубликования описания 30.1281 — ——

М.Д. Генкнн, В.С. Голубев. Р, R. Куно, (O.Б. Скворцов, В.И. Шагурин и Ю.И. Шетинин (72) Авторы изобретения у у

Государственный научно-исследовательски институт машиноведения им. акад. А.А. Благонр †(7I) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЪ|ЧИСЛЕНИЯ ФУНКЦИЙ

Изобретение относится к вычислительным машинам, предназначено для вычисления функций одного аргумента и может быть использовано в специализированной вычислительной аппаратуре и измерительных устройствах.

Известно устройство для вычисления функций, содержащее делитель, коммутатор, дешифратор, реверсивный счетчик, два элемента И и триггер, входы которого соединены с выходами элементов И, входы которых соединены с выходами дешифратора и входами коммутатора, выходы которого соединены с управляющими входами делителя, 15 вход и выход которого соединены соответственно со входом устройства и счетным входом реверсивного счетчи ка, управляющие входы и выходы которого соединены соответственно с выходами триггера и входами дешифратора (1).

Недостатки данного устройства относительно низкое быстродействие и ограниченные функциональные возможности. Это связано с длительностью получения одного значения функции,так как требует накопления серий импульсов, определяемых кодом задаваемым коммутатором.

Наиболее близким к предлагаемому по технической сущности является устройство содержащее постоянные запоминающие узлы, управляющие входы которых соединены с узлом управления, а также арифметический узел.jPJ

Недостатки известного устройства для вычисления функций - относительно большое количество оборудования, ограниченные функциональные возможности и унификация, что связано с тем, что этим устройством вычисляется только значение одной функции и процесс получения этой функции состоит в выполнении относительно большого количества операций, а это ограничивает возможности применения

894720

55 устройства в аппаратуре с повышенными требованиями к быстродействию.

Цель изобретения - упрощение устройства при одновременном расширении функциональных возможностей и унификации.

Поставленная цель достигается тем, что в устройство для вычисления Функций, содержащее сумматор, блок управления и группу блоков памяти, синхронизирующие входы которых соединены с первым выходом блока управления, введены вычитающий счетчик, коммутатор, умножитель и вычитатель, причем выходы старших разря,дов вычитающего счетчика через коммутатор подключены к информационным входам блоков памяти групйы, управля ащие вжаты которых соединены со входами задания функции устройства и управляющими входами коммутатора, выходы старших разрядов блоков памяти группы соединены со входами вычитателя, управляющий вход которого соединен со вторым выходом блока управления, третий выход которого соединен со счетным входом младшего из группы старших разрядов вычитающего счетчика, выходы младших разрядов которого соединены с первой группой входов умножителя, вторая группа входов которого соединена с, выходами вычитателя, выходы умножителя соединены с первой группой входов сумма тора, вторая группа входов которога под ключена к выходам блоков памяти группы выходы сумматора являются выходами устройства, "установочные входы вычитающего счетчика являются входами аргумента устройства.

При этом блок управления содержит генератор импульсов, счетчик, три элемента И и элемент ИЛИ, причем выход генератора импульсов соединен со счетным входом счетчика и первыми входами первого и второго элементов И, вторые входы которых соединены с инверсным и прямым выходами первого разряда счетчика соответственно, входы элемента ИЛИ соединены с прямыми выходами разрядов счетчика и входами третьего элемента И, выход которого соединен со входом останова генератора импульсов и входом сброса счетчика, выходы первого и второго элементов И являются первым и вторым выходами блока управления, выход элемента ИЛИ является третьим выходом блока управления.

Д

На Фиг. 1 представлена блок-схема устройства; на фиг,2 — блок-схема блока управления, Устройство содержит группу блоков

1 памяти, блок 2 управления, блок 3 арифметический, сумматор 4, счетчик

5 вычитающий, коммутатор б, вычитатель 7, умножитель 8, входы 9 и 10 и выходы 11 устройства.

Блок 2 управления содержит генератор 12 импульсов, счетчик 13 элементы И 14 и 15, элемент ИЛИ 16 и элемент И 17.

В устройстве для вычисления функций с целью повышения быстродействия сумматор 4 выполнен в виде комбинационного сумматора, а умножитель 8— в виде параллельного умножителя.

Устройство для вычисления функр0 ций работает следующим образом.

Аргумент вычисляемой функции подается в виде двоичного кода на информационные входы t0 устройства.

В соответствии с этим кодом производится выборка значения функции из одного из блоков 1 памяти соответствующего значению аргумента, определяемому старшими разрядами кода аргумента. Выбор той или иной функции производится заданием кода на управляющие-входы 9, что обеспечивает подключение старших разрядов вычитающего счетчика 5 через коммутатор 6 к требуемому блоку

1 памяти, в котором записаны соответствующие значения Функций. По сигналу от блока 2 управления, значение Функции У4 из блока памяти поступают в сумматор 4 и вычитатель 7.

После этого блок 2 управления обеспечивает формирование импульса поступающего на .вычитающий вход старших разрядов вычитающего счетчика 5, что обеспечивает уменьшение аргумен45 та задаваемого старшими разрядами кода, записанного в вычитающий счетчик 5.

При этом производится считывание из того же блока памяти значения функции, соответствующего значению аргумента, меньшему на b X, определяемому количеством младших разрядов.

Полученное значение функции вычитается из ранее записанного в вычятатель

7, на выходах которого Формируется разность значений функцийв У, которая поступает на вторые входы умножителя 8, на первые входы которого

894720 б

Формула изобретения подан код младших разрядов аргумента Ь Х „. Так как йХ является константой, равной 2 ", где К - число младших разрядов вычитающего счетчика

5>то величина получается из д Х„ У1 5

ЬХ величины ЬХ„. ЬУ„. сдвигом информации на постоянное число разрядов К. Полученное значение поправки

АХ - ЬУ1

ДX суммируется со значением функции У

° ) что и обеспечивает получение на выхо- дах 11 значения вычисляемой функции, т.е.

У У + ЬХ1ЬУл

4 ьХ

Таким образом, использование постоянных запоминающих устройств относительно невысокой разрядности обеспечивает построение экономичного по оборудованию устройства, причем количество функций определяется количеством волоков памяти, в то время как остальная часть устройства не меняется при переходе от одной функции к другой, что обеспечивает высокую унификацию оборудования. Кроме того, предлагаемое устройство обеспечивает получение произведения значения функции на некоторый коэффициент, а также значения суммы функции и некоторого числа.

В первом и во втором случаях аргумент функции записывается в группу стар ших разрядов вычитающего счетчика 5, в группу младших разрядов которого записывается задаваемый коэффициент или число. В первом случае блок 2 управления подает на управляющий вход вычитателя 7 сигнал, обеспечивающий пропускание функции с выхода блока 1 памяти непосредственно на выходы вычитателя 7. При этом на выходе умножителя формируется код числа п У где m --заданный коэффициент, а Узначение функции. На выходах 1D при этом формируется значение У+вУ. Во втором случае блок управления формирует сигнал, обеспечивающий формирование на выходе вычитателя 7 кода, соответствующего единице. В этом случае код числа m, записанный в младшие разряды регистра вычитающего счетчика 5, передается на выходы умножителя 8 и на выходах формируется код, соответствующий m+Y.

1. Устройство для вычисления Функций, содержащее сумматор, блок управления и группу блоков памяти, синхронизирующие входы которых соединены с первым выходом блока управления, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит вычитающий счетчик, коммутатор, умножитель и вычитатель, причем выходы старших разрядов вычитающего .счетчика через коммутатор g подключены к информационным входам блоков памяти группы, управляющие входы которых соединены со входами задания функции устройства и управляющими входами коммутатора, выходы старших разрядов блоков памяти группы соединены со входами вычитателя, управляющий вход которого соединен со вторым выходом блока управления, третий выхор которого соединен со счетным входом младшего из группы старших разрядов вычитающего счетчика, выходы младших разрядов которого соединены с первой группой входов умножителя, вторая группа входов которого соединена с выходами вычитателя, выходы умножиЗ© теля соединены с первой группой входов сумматора, вторая группа входов которого подключена к выходам блоков памяти группы, выходы сумматора являются выходами устройства, установоч3S ные входы вычитающего счетчика являются входами аргумента устройства.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор импульсов, счетчик, три элемента И и элемент

ИЛИ, причем выход генератора импульсов соединен со счетчным входом

il счетчика и первыми входами первого и второго элементов И, вторые входы которых соединены с инверсным и прямым выходами первого разряда счетчика соответственно, входы элемента ИЛИ соединены с прямыми выходами разрядов счетчика и входами третьего элемента И, выход которого соединен со входом останова генератора импульсов и входом сброса счетчика, выходы первого и второго элементов И являются первым и вторым выходами блока управления, выход элемента ИЛИ является третьим выходом блока управления.

894720

Пуо

Источники инФормации, принятые во внимание при экспертизе

1.- Авторское свидетельство СССР

N 302716, кл, G 06 Г 7/38, 25.12.69. НИИПИ Заказ 11491/79

Гираж 7ч8 Подписное

Филиал ППП "Патент", r.Ужгород,ул.Проектная,ч

2. Бойков В.Д., Смолов В. Б. Аппаратурная реализация элементарных функций ЦВМ. Л., Изд-во Ленинградско.

ro университета, 1975, с. 77 риг 25 б (прототип}