Логический элемент матричной бис

 

(72) Авторы изобретения

А.А. Трусилов и Б.Н. Файэулавв Э, 1 (7l) Заявитеяь (54) ЛОГИЧЕСКИЙ ЭЛЕИЕНТ ИАТРИЧНОЛ ЕИС

Изобретение относится к цифровой технике и может Сыть использовано для построения логических элементов матричных БИС.

Известны логические элементы, содержащие транзисторы с объединенными эмиттерами, коллекторы которых соеди иены с общей нагрузкой P1).

Недостатком известного элемента является большая потребляемая мощность и сложность из-за сравнитель!

6 ного большого числа компонентов и связей между ие ми.

Наиболее близким еэ технической сущности к изобретению является ло3$ гическии элемент матричной БИС, содержащий транзисторную сборку, транзисторы которой включены по схеме с общим эмиттером и имеет общую коллекторную нагрузку, а также резисторы в базовых и эмиттерных цепях тран зисторов (2f.

Недостатком укаэанного элемента является его низкое быстродействие и сложность из-эа большого числа комФ понентов.

Цель изобретения - увеличение быстродействия и упрощение логического элемента.

Поставленная цель достигается тем, что в логический элемент матричной

БИС, содержащий транзисторную сборку, транзисторы которой включены по схеме с общим эмиттером и имеют общую коллекторную нагрузку, введен многоэмиттерный транзистор, база которого подключена к источнику фиксирующего напряженияе эмиттеры соединены с ба" эами транзисторов транзисторной сборки и, по крайней мере, один из эмиттеров многоэмиттерного транзистора подключен к общей коллекторной нагрузке транзисторной сборки.

На чертеже представлена принципиальная электрическая схема предлагаемого логического элемента матричной БИС °

907804

Логический элемент матричной БИС содержит транзисторную сборку 1 с транзисторами 2, 3, 4 и 5, коллекторы которых подключены к общей коллекторной нагрузке 6. База многоэмит4 терного транзистора 7 подключена к источнику 8 фиксирующего напряжения.

Эмиттеры многоэмиттерного транзистора 7 подсоединены к базам транзисторов 2, 3, 4 и 5 транзисторной сборки и один из эмиттеров (на чертеже,например, первый по счету) многоэмиттерного транзистора 7 подключен к общей коллекторной нагрузке 6. Другие эмиттеры многоэмиттерного транзистора 7 подсоединены аналогичным образом к другим логическим элементам матричной БИС.

Транзисторная сборка 1 с транзисторами, включенными по схеме с общим эмиттером и подключенными своими коллекторами к общей коллекторной нагрузке 6, выполняет логическую операцию ИЛИ-НЕ (положительная логика), если на базовые входы транзисторов 3, 4 и 5 подать управляющие уровни логических сигналов. При этом проводящие транзисторы могут войти в режим неконтролируемого насыщения °

Для получения высокого быстродействия необходимо не допускать входа транзисторов схемы в насыщение. Это достигается подключением эмиттеров многоэмиттерного транзистора 7 к базам транзисторов транзисторных сборок 1, 1 1, 12, 1 логических элементов матричной И,С, а также подключением каждого из эмиттеров многоэмиттерного транзистора 7 к общей коллекторной нагрузке F,61,62,6 транзисторных сборок соответственно каждого из логических элементов матричной БИС. Такое подключение эмиттеров многоэмиттерного транзистора к транзисторам транзисторных сборок позволяет застабилизировать коллекторные токи транзисторов элементов. Объясняется это тем, что например, транзистор 2 с подключенными к его базе базами транзисторов 5 . 4, 3>. ° ° других .1 . транзисторных c(iopoi: оСразуют схему

"токового зеркала", в результате чего через эти транзисторы протекают коллекторные токи 1, пропорциональные коллекторному току 1к 2 транзистора

2 (1к =K ° 1к2) .

Для нормального функционирования схемы следует выбирать величину коэффициента пропорциональности К в пределах К=1,5-2,0.

$ Требуемая величина коэффициента пропорциональности К обеспечивается разработкой соответствующей топологии транзисторных структур интегральной схемы.

1в Управляемые по базам транзисторы не входят в режим нас нцения, если выполнить очевидное условие

Оэв7 Оэв где Е - фиксирующее напряжение ис1$ оп точника 8;

О т- падение напряжения на эмиттерно-базовом переходе многоэмиттерного транзистора

U — падение напряжения на эмит20 терно-базовом переходе тран зистора 2.

Верхнее и нижнее значение велс чины рабочего сигнала Ь Н фиксируется соответственно на уровне О и

Е

96 1 оп ОЭБz .

Требуемый перепад рабочего сигнала в системе элементов расчитывается из условия

3В ц Ч = О 36 +ОэБ1 Е ол

Предлагаемый элемент способен работать с перепадами раСочих сигналов менее 0,2 8. Поэтому данный базовый логический элемент принципиально обладает большим быстродействием в срав3$ нении с базовымй логическими элементами, выполненными на основе ЭСЛ схем (при одниковых переключаемых токах, параметрах транзисторных структур и

4в т.n,) . Данный элемент имеет также низкое значение рассеиваемой мощности, которое обусловлено сравнительно низким допустимым значением величины напряжения источника питания (порядка 1,5 В), 4$

Структурная простота данного элемента, в частности отсутствие много численных межкомпонентных связей и резисторов позволяет существенно поднять интеграцию элементов на кристалле матричной БИС.

Данный логический элемент обладает большим быстродействием, весьма прост по структуре, имеет низкое значение рассеиваемой мощности, обладает высокой стабильностью и радиа ционной стойкостью, может работа1ь на низкоомную согласованную лин », легко согласуется с элементами ила

907804

ТТЛ и И2Л, обладает функциональной гибкостью и технологичностью, Формула изобретения

Логический элемент матричной БИС, содержащий транзисторную сборку, транзисторы которой включены по схеме с общим эмиттером и имеют общую коллекторную нагрузку, о т л и ч а юшийся тем, что, с целью увеличения быстродействия и упрощения, в него введен многоэмиттерный транзистор, база которого подключена к ис" точнику фиксирующего напряжения, эмиттеры соединены с базами трам зисторов транзисторной сборки, и, s по крайней мере, один из змиттеров многоэмиттерного транзистора подключен к общей коллекторной нагрузке транзисторной сборки.

Источники информации, 1О принятые во внимание при экспертизе

1. Electronic Design, 1978, У 25, р. 34-36.

2. "Зарубежная электронная техника", 1979, 11 8, с. 30-33 (прототип

ВНИИПИ Заказ 616/70 Тираж 954 Подписное

Филиал ППП "Патент"., г. Ужгород, ул. Проектная,