Устройство для ограничения спектра частотно- манипулированного сигнала

 

АНИ

Союз Советских

Социалистических

Республик к ABTQPcKQMY Свидитильствь (61) Дополнительное к авт. свид-ву— (22) Заявлено 04.01.80 (21) 2865498/18-09 с присоединением заявки №вЂ” (23) Приоритет—

Опубликовано 23.02.82. Бюллетень №7

Дата опубликования описания 28.02.82 (51) М. Кл.

Н 04 L 27/10

Гееуллрстванмй квмитет

СССР пв делам изееретений и еткрытий (53) УДК 621.394..542 (088.8) (72) Авторы изобретения

А. Н. Кренев и В. И. Ярмоленко

Ярославский государственный университет

1 (71) Заявитель

) с с

% ( (54) УСТРОЙСТВО ДЛЯ ОГРАНИЧЕНИЯ СПЕКТРА

ЧАСТОТНО-МАНИПУЛИРОВАННОГО СИГНАЛА

Изобретение относится к радиосвязи и может использоваться в передающей части радиолиний, в измерительных генераторах с частотно-манипулированными сигналами, занимающими ограниченную полосу частот и имеющих малый уровень внеполосных излучений.

Известно . устройство. для ограничения спектра частотно-манипулированного сигнала, содержащее генератор тактовых импульсов, блок коммутации и последовательно соединенные генератор частотно-манипулированных сигналов и фазовый модулятор (1).

Однако известное устройство имеет невысокую точность.

Цель изобретения — повышение точности.

Для достижения этой цели в устройство для ограничения спектра частотно-манипулированного сигнала, содержащее генератор тактовых импульсов, блок коммутации и последовательно соединенные генератор частотно-манипулированных сигналов и фазовый модулятор, введены инвертор, дешифраторы, блоки совпадения, реверсивный счетчик, элементы НЕ, цифро-аналоговый преобразователь и блок памяти, выходы которого подключены к одним входам блока коммутации и к входам элементов НЕ, выходы которых соединены с другими входами блока коммутации, выходы которого подключены к входам цифро-аналогового преобразователя, соответствующий вход которого соединен с управляющим входом блока коммутации, с входом генератора частотно-манипулированных сигналов, входом инвертора и первым входом первого блока совпадения, второй вход которого соединен с выходом генератора тактовых импульсов, тактовым входом цифро-аналогового преобразователя и первым входом второго блока совпадения, к второму входу которого подключен выход инвертора, причем выходы блоков совпадения подключены к входам реверсивного счетчика, выходы которого соединены с входами блока памяти и входами первого и второго дешифраторов, выходы которых

2В подключены соответственно к третьим входам первого и второго блоков совпадения, а выход цифро-аналогового превбразователя соединен с управляющим входом фазового модулятора.

907852

50 тель 12 через блок 11 проходят со вторых 55

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство содержит генератор 1 частотно-ма нипулирова нных сигналов, фазовый модулятор 2, инвертор 3, блоки 4 и 5 совпадения, реверсивный счетчик 6, дешифраторы 7 и 8, блок 9 памяти, элементы НЕ 10, блок 11 коммутации, цифро-аналоговый преобразователь 12 и генератор 13 тактовых импульсов.

Устройство работает следующим образом.

На вход синхронизации подается бинарный сигнал, несущий информацию. Он подается на модуляционный вход генератора 1 частотно-манипулированного сигнала, где под его воздействием вырабатываются частотно-манипулированные сигналы, которые подаются на первый вход фазового модулятора 2. В этом случае на выходе фазового модулятора 2 получаются частотно-манипулированные сигналы с малой точностью округления фронтов манипуляции. Если в первый момент времени после включения счетчика 6, он находится в промежуточном состоянии. (не в экстремальном), то с выходов дешифраторов 7 и 8 минимальной и максимальной кодовых комбинаций на третьи входы первого 4 и второго 5 блоков совпадения воздействует логическая «1». Допустим, что в момент включения на вход синхронизации устройства воздействовала логическая «1». В этом случае тактовые импульсы проходят на вход сложения счетчика 6 через первый блок 4 совпадения. По мере поступления тактовых импульсов на счетчик 6 на адресные входы блока 9 памяти поступает сигнал с соответствующих выходов счетчика 6, который подается также на входы дешифраторов 7 и 8 экстремальных кодовых комбинаций. Блок 9 памяти осуществляет функциональное преобразование двоичного кода счетчика 6 в код большей разрядности (и), линейно связанный с требуемым значением выходного напряжения устройства в данный момент времени.

Кодовые комбинации (слова) с выхода блока 9 памяти подаются через элементы НЕ 10 и двухразрядный канальный блок ll коммутации на соответствующие входы цифроаналогового преобразователя 12. Если на вход управления блока ll коммутации воздействует логическая «1», то кодовые комбинации через него проходят с первых входов всех и разрядов не инвертируясь и подаются на соответствующие входы младших и разрядов цифро-аналогового преобразователя 12, Если на вход управления блока 11 воздействует логический «О», кодовые комбинации на цифро-аналоговый преобразовавходов ннвертируясь элементами НЕ 10.

Воздействие на и+ 1 вход цифро-аналогового преобразователя 12 логической «1» (при

1Е

29

25 за

4О воздействии на остальные п входов нулевой кодовой комбинации с выходов блока 11) вызывает появление на его выходе соответствующего напряжения U„,, равного 0,5U

11„„1„определяется по формуле

Um>x = Un+1 + .",Ц.

При воздействии на п входов цифро-анало гового преобразователя 12 последовательности кодовых комбинаций с выхода блока 11 на его выходе формируется сигнал U (t) .

Причем Un+< (U(t) + Ö,щ,.

После достижения полного заполнения счетчика 6 сигнал на выходе дешифратора 8 максимальной кодовой комбинации заменяется на логический «О», а на выходе дешифратора 7 минимальной кодовой комбинации сохраняется логическая «1». В результате чего оба элемента 4 и 5 совпадения закрыты и тактовые импульсы на счетчик 6 не поступают. На выходе цифро-аналогового преобразователя 12 фиксируется некоторый уровень напряжения, лежащий в интервале (Un+i ° Urn ) .

Устойчивое состояние схемы сохраняется до замены на входе синхронизации устройства логической «1» на логический «О». В этом случае первый блок 4 совпадения остается в закрытом состоянии, а на втором входе второго блока 5 совпадения после инвертирования инвертором 3 логический «О» заменяется на логическую «1» и блок 5 совпадения открывается. Тактовые импульсы, проходя через него, воздействуют на вход вычитания счетчика 6. Воздействие логического «О» на п+1 разряд цифро-аналогового преобразователя 12 вызывает появление на его выходе минимально возможного напряжения U,n (ïðè воздействии на остальные и входов нулевой кодовой комбинации с выходов блока 1 l). При воздействии на вход управления блока 11 логического «О» информация инвертируются элементами НЕ 10.

Инвертированной последовательности кодовых комбинаций соответствует инвертированный сигнал. Таким образом, в этом случае сигнал на выходе цифро-аналогового преобразователя 12 изменяется в интервале (Un,;n;Un+,). Формирование сигнала заканчивается при появлении на выходе дешифратора 7 минимальной кодовой комбинации логического «О». В результате этого блок 5 совпадения закрывается и на выходе цифро-аналогового преобразователя 12 фиксируется заданный уровень напряжения.

Это устойчивое состояние схемы сохраняется до замены на входе синхронизации устройства логического «О» на логическую «1», после чего процесс формирования сигнала повторяется.

Предложенное устройство по сравнению с известным позволяет уменьшить уровснь внеполосных излучений за счет точного формирования сигнала в широком диапазоне частот.

907852

Формула изобретения

Составитель Е. Погиблов

Редактор И.Юрковецкий Техред А. Бойкас Корректор С. Щомак

Заказ 623/73 Тираж 685 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и от крытий

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патентi, г. Ужгород, ул. Проектная, 4

Устройство для ограничения спектра частотно-манипулированного сигнала, содержащее генератор тактовых импульсов, блок коммутации и последовательно соединенные генератор частотно-манипулированных сигналов и фазовый модулятор, отличающееся тем, что, с целью повышения точности, введены инвертор, дешифраторы, блоки совпадения, реверсивный счетчик, элементы НЕ, цифро-аналоговый преобразователь и блок памяти, выходы которого подключены к одним входам блока коммутации и к входам элементов НЕ, выходы которых соединены с другими входами блока коммутации, выходы которого подключены к входам цифро-аналогового преобразователя, соответствующий вход которого соединен с управляющим входом блока коммутации, с входом генератора частотно-манипулированных сигналов, входом инвертора и первым входом первого блока совпадения, второй вход которого соединен с выходом генератора тактовых импульсов, тактовым- входом цифроаналогового преобразователя и первым входом второго блока совпадения, к второму входу которого подключен выход инвертора, причем выходы блока совпадения подключены к входам реверсивного счетчика, выходы которого соединены с входами блока

1О памяти и входами первого и второго дешифраторов, выходы которых подключены соответственно к третьим входам первого и второго блоков совпадения, а выход цифроаналогового преобразователя соединен с управляющим входом фазового модулятора.

15 Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Хв 489250, кл. Н 04 L 27/10, 1972 (прототип).