Адаптивный аналого-цифровой преобразователь

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

«i>911721 4 4, / =(61) Дополнительное к авт. сеид-ву

1 (22) Заявлено р5р68р (21) 2935268/18-21

РЦМК з

Н 03 К 13/02 сприсоединениемзаявки ¹ (23) Приоритет

Государственный комитет

СССР по делам изобретений и открытий

Опубликовано 070382 Бюллетень г(о 9

t$3) УДК 681.325 (08.8. 8) Дата опубликования описания 07.03.82 (72) Авторы изобретения

П,Ю.Фардыга и П.Г.Годлевский

Ф . .J . :.7; . ч;

1 » 4 " °;Р !

1 ,!., ; с ;..;

Научно-производственное объединение радиоэлектронндй медицинской аппаратуры (71) Заявитель (54) АДАПТИВНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к цифровой электроизмерительной технике и используется в адаптивных системах сбора и передачи цифровой измерительной информации.

Известен адаптивный аналого-цифровой преобразователь, содержащий первый и второй блоки сравнения, первые входы которых соединены между собой, элемент ИЛИ, .таймер и регистр, управляющий вход которого подключен ко входу таймера и выходу элемента

ИЛИ, выход первого блока сравнения соединен с первым входом элемента

ИЛИ, выход второго блока сравнения подключен ко второму входу элемента ИЛИ, первый и второй триггеры, первый и второй реверсивный счетчики импульсов, первый и второй преобразователи код-аналог, мультиплексор, генератор импульсов, ключ, линию задержки, информационные выходы первого реверсивного счетчика импульсов соединены с информационными входами первого преобразователя код-аналог и с первой группой входов мультиплексора,.выход преобразователя код-аналог соединен со вторым ьходом первого блока сравнения, информационные выходы второго реверсивиого счетчика импульсов соединены с информационными входами второго преобразователя код-аналог и второй группой входов мультиплексора, выходы которого подключены к информационным входам регистра, выход второго преобразователя код-аналог соединен со вторым входом второго блока сравнения, выход первого блока сравнения соединен со входом установки нуля первого триггера и первым управляющим входом мультиплексора, выход второго блока сравнения соединен со входом установки единицы первого триггера и вторым управляющим входом мультиплексора, выход генератора импульсов подключен к информационному входу ключа, выход которого соединен со счетными входами первого и второго реверсивных счетчиков импульсов, управляющий вход ключа связан с инверсным выходом второго триггера, вход установки единицы второго триггера подключен к выходу линии задержки, вход которой связан со входом установки нуля второго триггера и с выходом элемента ИЛИ, управляющие входы прямого счета обоих реверсивных счетчиков импульсов соединены

911721 между. собой и подключены к инверсному выходу первого триггера, а уп- равляющие входы обратного счета обоих реверсивных счетчиков импульсов соединены между собой и подключены к прямому выходу первого триггера F11 . . Недостаткомданного.преобразова: теля являетса. низкий коэффициент эффективности адаптивного-преобразователя. l0.т Цель изобретения — повышение коэффициента. эффективности адаптивного преобразователя.

Поставленная цель. достигается 15

:,тем„ что адаптивный аналого-цифровой

:,преобразователь> .содержащий первый и второй блоки сравнения, первые входы которых соединены с входной шиной, первый и второй триггеры, линию эа- gp держки, вход которой соединен с выходом первого элемента ИЛИ, с входом таймера, с управляющим входом первого регистра и с входом установки нуля второго триггера, вход установки единицы которого соединен с. выходом лкнии задержки, первый информаци:онный вход. мультиплексора соединен с выходом первого реверсивного счет,чика импульсов.и.с входом первого преобразователя.код-аналок, выход которого соединен. с вторым- входом первого блока сравнения., второй информационный, вход мультиплексора соединен с выходом второго реверсивного счетчика-импульсов и с входом второго-преобразователя код-аналог, выход которого соединен с вторым входом второго. блока сравнения, первый управляющий вход мультиплексора соедкнен.с выходом первого 40 блока сравнения,. с первым входом первого элемента ИЛИ и с входом установки нуля первого триггера, второй управляющий вход мультиплексора. соединен с выходом второго блока срав- 45 кения,. с вторым входом первогв элемента ИЛИ и с входом. установки единицы первого триггера, управляющий вход "первого ключа. соединен с инверсным выходом второго триггера, а информационный..вход - с выходом генератора. импульсов, выход мульти плексора соединен с информационным входом первого регистра, дополнительно введены. второй и третий регистры, 55 первый, второй, третий и четвертый элементы И, второй элемен ИЛИ, вто" рой ключ, инвертор, блок вычитания, блок деленйя, блок сравнения:кодов и счетчик ульсов» причем перв"й 60 вход первого элемента И соединен с .прямым выходом первого триггера, инверсный выход которого соединен с первым входом второго элемента И, второй вход которого соединен с инверсным выходогл второго триггера и с вторым. входом первого элемента И„ выход которого соединен с первым и управляющими входами обратного: счета первого и второго.реверсивныхсчетчиков импульсов, первые управляю-щие входы прямого счета которых соединены с выходом второго элемента И, вторйе управляющие входы обратного счета.- с выходом третьего элемента И, а вторые управляющие входы прямого счета. - с выходом четвертого элемента И, первый вход которого соединен со знаковым выходом блока вычитания и через инвертор с первым входом третьего элемента И, второй вход которого соединен с вторым входом

Четвертого элемента И, с прямым выходом второго триггера.и с управляющим входом второго ключа, выход которого соединен,с первым входом второго .элемента- ИЛИ, второй вход которого соединен с ыходом первого, ключа, а выход .- со счетными входами первого и второго реверсивных счеФФиков импульсов, информационный вход . второго регистра-соединен с выходом первого регистра и с первым входом блока .вычитания, второй вход которого соединен с выходом второго регистра, управляющий вход которого соединен с управляющим входом третье. го регистра и с выходом первого элемента ИЛИ, выход блока вычитания соединен с первым входом блока деления, второй вход которого соединен с выходом третьего регистра, информационный вход которого соединен с ,выходом таймера, выход блока деления. соединей.с первьпк-входом блока сравнения кодов, второй вход которого соединен.с. выходом счетчика импульсов, счетный вход которого соединен с выходом. генератора "импульсов, первый управляющий вход. - с выходом линии задержки, втброй управляющий вход - с выходом блока сравнения кодов и с информационным входом второго ключа.

На фиг. 1 приведена- функциональная схема адаптивнрго.аналого-цифрового.преобразователя; на фиг. 2 диаграмма, поясняющая его. работу.

Преобразователь- (фиг. 1) содер жит первый триггер 1, первый» второй, третий и четвертый, элемент И 2, 3, 4 и 5 соответственно, инвертор 6, первый элемент ИЛИ 7, первый и второй блоки 8 и 9,сравнения, .первый и второй преобразователк 10 и 11 код-аналог,, первый и второй реверсивные счетчики 12 и 13 .импульсов, мультиплексор 14, первый и второй регистры 15 и .16, второй элемент

ИЛИ 17, блок 18 вычитания, генератор 19 импульсов, первый ключ 20, таймер 21, третий регистр 22» второй триггер 23, линию 24 задержки, вто-. рой ключ 25, блок 26 деления, блок

911721

27 сравнения кодов и счетчик 28 импульсов.

Преобразователь-работает следующим образом.

В исходном состоянии второй триггер 23. установлен.в нулевом состоянии, в реверсивнь"» счетчиках 12 и

13 установлены значения, соответствующие. значениям. выходных сигналов преобразователей код-аналог

10 и 11 (+ Е ). и (- 6,)/ где Я - 10 допустимое. значение разности преобразуемого U и аппроксимирующего

Up A,< или Пп,»/ сигналов. ПРи включении на управляющий вход первого ключа 20 подается напряжение логи- 15 ческой единицы, ключ 20 открывается и импульсы с генератора 19 начинают поступать через. первый ключ 20 и второй элемент ИЛИ 17 на счетные входы реверсивных счетчиков 12 и 13 импуль-gp сов. Одновременно .на первые управляющие входы прямого счета реверсивных счетчиков 12 и 13 .импульсов через второй элемент И 3 подается напряжение логической единицы с инверс-25 ного выхода первого триггера 1, если

П Х Umai а в случае, когда

U>» U>

Импульс с выхода линии 24 задержки, задержанный на интервал времени ф устанавливает второй триггер 23 в состояние единицы, а счетчик 28 импульсов — в нулевое состояние.:Время задержки Г выбирается. из усло,вия, чтобы при известной. частоте следования fo импульсов с генератора

19 состояние обоих реверсивных счетчиков 12 и 13.импульсов изменилось за время .® на значение, соответствующее изменению выходных сигналов обоих преобразователей код-аналог

10 и 11 на величину Я . Начиная .с момента вРемени . + сГ, преобразователь следит. за изменением преобразуемого сигнала, т. е. всегда выполняются . неравенства

Un

26 деления вычисляет значение ) и где m — значение зафиксированное

/ таймером, В моменты времени, когда состояние счетчика 28 импульсов совпадает с выходным кодом блока 26 деления, на выходе блока .27 сравнения кодов .появляется импульс, который устанавливает счетчик 28 импульсов в нулевое состояние, и через открытый второй ключ 25 и второй элемент ИЛИ 17-поступает на счетные входы реверсивных счетчиков 12 н 13 импульсов. При этом модуль крутизны выходных сигналов обоих преобра,,зователей код-аналог будет ранен ,модулю средней крутизны преобразуемоI го сигнала в предыдущем цикле преобразования. Совпадение знаков величин Б„„„ и Б„, обеспечено подклю" чением знАкового выхода блока 18 вычитания через инвертор 6 и третий элемент И 4 и через четвертый элемент И 5 ко вторым управляющим входам соответственно обратного и прямого счета обоих реверсивных счетчиков 12 и 13 импульсон. При изменении знака неравенства U> 7 U«A < (tq фиг. 2) срабатцнает второй блок 9 сравнения,. первый триггер 1 устанав" ливается в состояние логической единицы, второй триггер 23 — в состояние логического нуля,. первый ключ 20 открывается и импульсы r генератора

19 проходят через первый ключ 20 на счетные входы. реверсивных счетчикрв 12 и 13,импульсов, уменьшая нх содержимое. В момент времени tg+ t второй триггер 23 устанавливается в состояние.логической единицы, первый ключ 20 закрывается, а второй ключ

25 открывается.и импульсы с выхода блока. 27 сравнения. кодов поступают на счетные входы .реверсивных счетчиКоВ 12.и. 13 импульсон. Одновременно на знаковом .выходе блока вычитания появляется напряжение логического нуля,(так как изменение U> н течение l-го цикла отрицательно) и на вторые управляющие входы обратного счета. реверсивных счетчиков подается. напряжение логической единицы, при этом крутизна выходных сиг911721 налов,преобразователей код-аналог с момента t" + Й равна средней кру4 тизне преобразуемого сигнала на ин-, тервале времени (t< >, t„.).

Начиная с момента t„+<,когда Ук становится равным одному из сигналов Un Работа преобразователя повторяется.

Поскольку аппроксимирующие сигналы 13пк<< и U A< ЯвлЯютсЯ полиномами первого порядка, то коэффициент эф- 10 фективности адаптивного аналого-цифрового преобразования, определяемый как отношение количества снимаемых отсчетов за некоторое время при аппроксимирующем полиноме нулевого по- )g рядка к количеству отсчетов за такое время при аппроксимирующем полиноме первого порядка,,больше единицы и, следовательно, адаптивное преобразование более эффективно.

Формула изобретения Адаптивный аналого-цифровой пре25 образователь, содержащий первый и, второй блоки сравнения, первые входы которых соединены с входной шиной, первый и второй триггеры, линию задержки,вход которой соединен с выходом первого элемента ИЛИ, с входом таймера, с управляющим входом первого регистра и с входом установки куля вторбго триггера, вход установки единицы которого соединен с выходом линии.задержки, мультиплек- З5 сор, первый информационный вход которого соединен с выходом первого реверсивного счетчика импульсов и с входом первого преобразователя код — аналог, выход которого соеди- 40 нен с вторым входом первого блока сравнения, второй информационный вход мультиплексора соединен с выходом второго реверсивного счетчика импульсов и с входом второго преоб- 45 разователя код. — аналог, выход, которого соединен.с вторым входом второго блока сравнения, первый управляющий вход мультиплексора соединен с выходом первого блока сравнения, 50 с первым входом первого элемента

ИЛИ и с входом установки. нуля первого триггера, второй управляющий вход мультиплексора соединен с выходом второго блока сравнения, с вторым входом первого элемента ИЛИ и с входом установки единицы первого .триггера, угравляющий вход первого ключа соедийен с инверсным выходом второго триггера, а информационный вход — с выходом генератора импуль.сов, выход мультиплексора соединен с информационным входом первого регистра, отличающийся тем, что, с целью повышения коэффициента эффективности адаптивного преобразователя, в него введены второй и третий регистры, первый, второй, третий и четвертый элементы И, второй элемент ИЛИ, второй ключ, инвертор, блок вычитания, блок деления, блок сравнения кодов и счетчик импульсов, причем первый вход первого элемента И соединен с прямым выходом первого триггера, инверсный выход которого соединен с первым входом второго элемента И, второй вход которого соединен с инверсным выходом второгс триггера и с вторым вхо-. дом первого элемента И, выход которого соединен,с первым и управляющими входами обратного счета первого и второго реверсивных счетчиков HM пульсов, первые управляющие входы прямого счета которых соединены с выходом второго элемента И,вторые управляющие входы обратного счетас выходом третьего элемента И, а вторые управляющие входы прямого счета — с выходом четвертого элемента И, первый вход которого соединен со знаковым выходом блока вычитания и через инвертор с первым входом третьего элемента И, второй вход которого соединен с вторым входом четвертого элемента И, с прямым выходом второго триггера и с управляющим входом второго ключа, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого соединен с выходом первого ключа, а выход — co счетными входами первого и второго реверсивиых счетчиков импульсов, информационный вход второго регистра соединен с выходом первого регистра и с первым входом блока вычитания, второй вход которого соединен с выходом второго регистра, управляющий вход которого соединен с управляющим входом третьего регистра и,.с выходом первого элемента ИЛИ, выход блока вычитания соединен с первым входом блока деления, второй вход которого соединен с выходом третьего регистра, информационный вход которого соединен с выходом таймера, выход блока деления соединен с первым входом блока сравнения кодов, второй вход которого соединен с выходом счетчика импульсов, счетный вход которого сое- . динен с выходом генератора импульсов, первый управляющий вход - с выходом линии задержки, второй управляющий вход — с выходом блока сравнения кодов и с информационным вхо-, дом второго ключа .

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по заявке 9 2775438/18-21, кл. Н 03 К 13/02, 1979 (прототип) .

911221

Составитель A.Êóçíåöîâ

Редактор Ю.Ковач Техред М.Тепер .. КорректорВ.Синицкая

Заказ 1148/50 Тираж 954 Подписное

ВНИИПИ Росударствениого комитета СССР по делам изобретений и открытий

113035, Москва, %-35» Раушская наб., д. 4/5 филиал ППП Патент » г. Ужгород, ул. Проектная, 4