Приемник сигналов трехкратной фазовой манипуляции

 

Союз Советски к

Социвяистичесиик

Республик

О П И С А Н И Е i„919152

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ф г

/ (61) Дополнительное к авт. свил-ву тт 632100 (22) Заявлено 10.07.80 (2! ) 2959020/18 — 09

{51)М. Кл. с присоединением заявки 1че

Н 04 L 27/22

Гасударственный комитет (23) П риоритет яв делам изобретений и открытий

Опубликовано 07.04.82 Бюллетень Ме 13

Дата опубликования описания 07.04.82

{53) УДК 621.394. .62 (088.8) Г

Е. Ю. Александров, И. С. Андронов, Аз М. Касеев и В. И. Михайлов (72) Авторы изобретения (71) Заявитель (54) ПРИЕМНИК СИГНАЛОВ ТРЕХКРАТНОЙ ФАЗОВОЙ

МАНИПУЛЯЦИИ

По основному авт. св. Р 632100 известен приемник сигналов трехкратной фазовой манипуляции, соцержащий шесть фазовых детекторов, первые входы которых объединены и являются входом приемника, а выходы четырех фазовых детекторов подключены к входам логического блока, выходы которого соединены с входами дешифратора, при этом вторые входы пяти фазовых детекторов подключены к выходу опорного генератора через соответствующие фазоврашатели, а второй вход шестого фазового детектора непосредственно соединен с выходом опорного генератора, к входу которого подключен выход фильтра, первые входы которого соединены соответственно с выходами пятого и шестого фазовых детекторов, причем выходы дешифратора подключены к вторым входам перемножителей, выходы которых соединены с входами сумматора, выход которого подключен к входу фильтра (1).

В известном приемнике не обеспечивается прием сигналов с четырехкратной амплитудно-фазовой манипуляцией.

Цель изобретения — обеспечение приема сигналов с четырехкратной амплитудно-фазовой манипуляцией.

Ллч достижения поставленной цели в известный приемник сигналов трехкратной фазов,й манипуляции, введены ограничитель, блок определения и хранения наибольшей величины сигналэ, дополнтгтельный сумматор, два делителя напряжения, два пороговых блока, два элемента И, элемент ИЛИ, шиф10 ратор и четыре двухполулериодных выпрямителя, выходы которых через дополнительный сумматор соединены с входами делителей 1апряжения, выходы которых соединены с первыми входами пороговых блоков, вы15 ходы которых соединены с одними входами соответствующих элементов И, . другие входы которых соединены с выходами шифратора, входы которого соединены с соответствующими выходами логического блока, входы которого соединены с входами двухполупериодных выпрямителей, причем первые входы четырех фазовых детекторов соедине ны с входом блока определения и хранения

919152

3 наибольшей величины сигнала и с. входом ограничителя, выход которого соединен с первыми входами пятого и шестого фазовых детекторов, выход блока определения и хранения наибольшей величины сигнала подключен к вторым входам пороговых блоков, а выходы элементов И соединены с входами элемента ИЛИ.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Приемник содержит шесть фазовых детекторов 1 — б, фазовращатели 7 — 11, сумматор

12, перемножители 13 и 14, фильтр 15, опорный генератор 16, дешифратор 17, логический блок 18, сумматор 19, делители 20 и 21 напряжения, блок 22 памяти, пороговые блоки 23 и 24, элементы И 25 и 26,. зле. мент ИЛИ 27, шифратор 28, двухполупериодные выпрямители 29 — 32, ограничитель 33.

Устройство работает следующим образом.

На вход приемника поступают сигналы трехкратной фазовой манипуляции вида

S,{t) -S cOS(Ой+ < a+9ñ), i-1 где $о, м — точно. известные в пункте приема соответственно амплитуда и несущая частота сигнала;

i = 1,8 — случайный информационный параметр сигнала;

Чс — случайная начальная фаза принимаемого сигнала, На второй вход фазовых детекторов 1-6 с выхода опорного генератора 16 поступают колебания через фазовращатели 7 — 11 вида

V>(t) = Sp cPS (cJt — +cy„)

Vz() Sо cos (Vt - — 83 „)

3() о с (;Ä+q )

V4(t) — Sp COS (4)t -«8++ )

Уб (t) — Sp cos (4) t т;-+с ) 4 (в) 5о соз (cut + y„) 5от 1-! 3 г

Z - — - сов(- - в ->;, +ë ) г 2

Z = cos — — ". -- =+В ч

ЯоТ б - Б

2 я -- cpS(R +- -тв, h

S т

Z - — в сов -в-Х - . в nq) о 2

Z6 = — Π— COS Ч в+МЧ где 9= с- г.

На выходе фазовых детекторов 1 — 4 обра20 зуется восемь различных комбинаций сигналов в зависимости от того, какое значение имеет информационный параметр сигнала.

Поступая на входы логического блока 18, 2Ь данные комбинации преобразуются в сигнал на одном из его выходов, который является информационным, С выхода логического блока 18 информационный сигнал, поступая иа вход дешифратора 17, преобразуется на его выходе в, сигналы вида

,=соя{ < а); =йп(1 ), С выхода фазового детектора 5 и дешифратора 17 на вход перемножителя 13 поступают соответственно сигналы. На выходе перемножителя 13 в этом случае формируется сигнал ц сов (- -Хвт бсВ) cas(cc).

Аналогично на выходе перемножителя 14, формируется сигнал

4Ь

s,т г

1 ц - — — cos (,+ hф) sip()д в-1

После суммирования сигналов Uв, U,< на выходе сумматора 12 образуется сигнал где Ч г — начальная фаза опорных колебаний.

На выходах фазовых детекторов 1 — 6 имеет место напряжение

Ьо7 и

cps (— 2 — ФЛ%

2 2

12 з рв сз т

2 напряжение О,г, атоступая череэ фильтр !5 на опорный генератор 16, подстраивает фазу опорных колебаний на величину ю и обеспечивает формирование когерентной несущей.

919l

1 э

Модули напряжений проекций принятого элемента U U ° Ур и U5g, суммируются в сумматоре 19, в результате на выходе сумматора, получают напряжение Uqq. Далее воз можен следующий вариант построения схемы разуплотнения. Деля 0 на 1,89 в делителе и сравнивая полученное напряжение в пороговых блоках 23 и 24 с выходным напряжением блока 22, получают на выходе пороговых блоков напряжение либо положи- 10 тельное (при приеме элементов 2,, 2>, 2,, Zgp, Z), 2 g}, либо отрицательное(при приеме остальных элементов). Однако такой метод приема (с постоянным порогом) имеет невысокую помехоустойчивость вследствие t5 того, что пороговый уровень один и тот же при различении сигналов, например, 2> и Zq и при различении Z3 и 24 (т. е. элементов, находящихся на первом и третьем, и на втором и четвертом амплитудных уровнях). Де- щ ля выходное напряжение сумматора 19 на

2,09 и 1,405, получают два пороговых уровня.

Выбор порога осуществляется шифрато. ром 28 следующим образом. Каждому принятому элементу сигнала с одной из . восьми возможных фаз соответствует определенная комбинация напряжений на входе логического блока и появление напряжения на одном из его выходов. Шифратор

28 (который может состоять из двух элементов ИЛИ) объединяет на одном своем выходе те выходные шины логического блока, на которых появляется напряжение при приеме элементов 2,, 2„2, 26, 2>р, 2» и

2 а, на другом — остальные. При приеме элемента с фазой, которой может соответствовать первый или третий. амплитудный уровень, шифратором осуществляется открытие по первому входу того элемента И, в ветви которого установлен один порог, при

40 приеме элемента с фазой, которой может соответствовать второй или четвертый амплитудный уровень, шифратором открывается элемент И, в ветви которого установлен цругой порог.

52

Таким образом приемник сигналов трехкратной фазовой модуляции (ФМ) при введении указанных узлов и описанном способе их соединения позволяет осуществлять прием как сигналов трехкратной ФМ, так и сигналов с четырехуровневой амплитудной

ФМ, при этом различение элементов с одинаковой фазой, но с разной амплитудой осуществляется с максимально возможной помехоустойчивостью.

Формула изобретения

Приемник сигналов трехкратной фазовой манипуляции по авт. св. 8 632100, о т л ичающийся тем, что, с цельюобеспечения приема сигналов с четырехкратной амплитудно-фазовой манипуляциеи, введены ограничитель, блок определения и хранения наибольшей величины сигнала, дополнительный сумматор, два делителя напряжения, два пороговых блока, два элемента И, элемент ИЛИ, шифратор и четыре,цвухполупериодных выпрямителя, выходы которых через дополнительный сумматор соединены с входами делителей напряжения, выходы которых соединены с первыми входами пороговых блоков, выходы которых соединены с одними входами соответствующих элементов И, друтие входы которых соединены с выходами шифратора, выходы которого сое. динены с соответствующими выходами логического блока, входы которого соединены с входами двухполупериодных выпрямителей, причем первые входы четырех фазовых детекторов соединены с входом блока определения и хранения наибольшей величины сигнала и с входом ограничителя, выход которого соединен с первыми входами пятого и шестого фазовых детекторов, выход блока определення и хранения наибольшей величины сигнала подключен к вторым входам пороговых блоков, а выходы элементов И соединены с входами элемента ИЛИ.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР М 632100, кл. Н 04 L 27/22, 1976 (прототип).