Устройство для контроля дешифратора
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик 922747 (6l ) Дополнительное к ввт. санд-ву(22) Заявлено 17.0 1.80 (2l ) 287054 1/18-24 с прнсоединениеет заявки М (23) ПриоритетОпублмк вано 23.04.82. Бюллетень М 15
Дата опубликования описания 26.04.82 (51)М. Кл. 06 Р 1108
3ееудеретеенный квинтет
СССР ао делаи нэебретеннй н открытий (53) УДК 681.3 (088.8) B И. Тесликэ В А. Бабкин и Г. П. Выстороп (72) Авторы изобретения
Г 7
1 т г (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДЕШИФРАТОРА
Изобретение относится к вычислительной технике и автоматике и может быть использовано в системах контроля цифровых вычислительных устройств.
Известно устройство цля контроля дешифратора, содержащее элемент ИЛИ, выход которого соединен с выходом устрой ства, блок аналогового суммирования, первый и второй пороговые элементы, причем входы устройства соецинены с входами блока аналогового суммирования, выход
1О которого через первый и второй пороговые элементы соединен с вхоцами элемента ИЛИ 1 .
Известно также устройство встроенного контроля цешифратора на и выхоцов,co1j держатцее диодные ячейки, логические схемы HE и резисторы. Устройство состоит из двух циодных ячеек, имеющих по и входов каждая, и двух логических схем НЕ, 20 соединенных между собой так, что каждый из в выходов дешифратора поцключен к опному из и вхоцов первой циоцной ячейки через резистор и к.оцному из вхоцов второй циоцной ячейки-непосре дственно, выход первой диоцной ячейки соединен со входом первой логической схемы НЕ, а выход второй циоцной ячейки через резистор - со входом второй логической схемы НЕ, выхоц первой схемы
НЕ через резистор поцключен также ко входу второй логической схемы НЕ, вьтхоц которой является выходом устройства (2).
Недостатком укаэанных устройств является нецоста точи as полнота контроля цешифр атора.
Наиболее близким по технической сущности к изобретению является устройство для контроля цешифратора, содержащее преобразователи коц-аналог и срав нивающее устройство, причем входы и вье» ходы дешифратора поцключены через преобразователи коц-аналог ко вхоцам сравнивающего устройства (3).
Однако это устройство обладает недостаточной точностьто ксеттроля ошибок типа перерождения, при котором воэбуждаВходы и вьиоды дешифратора 6 соот(ветственно подключены к входам преобразователя 4 н 5 код-аналог. Выход преобразователя 4 и выход источника 3 эталонного напряжения - к соответствующим входам сумматора, а выход сумматора 2
Устройство работает следующим образом.
Копы, поступакиже на вход дешифра тора 6, одновременно поступают на вход преобразователя 4 код-аналог. Преобразователь 4 код-аналог преобразует коды в пропорциональные им напряжения.С вы» зом, чтобы она была больше величины напряжения формируемого преобразователем 4 код-аналог при максимальном коде
Hа величину F Jn где дискретность преобразования. Суммарное напряжение поступает на вход устройства сравнения.
С выходов дешифратора сигналы, щэедставляющие собой одноразрядный код, поступают на преобразснатель 5 код-аналог. В преобразователе 5 код-аналог величины резисторов выбраны так, что он преобразовывает одноразрядный код с выхода дешифратора в напряжение, величина которого равна величине эталонного напряжения увеличенной на величину, пропорциональную поданному коду с дискретностью преобразования.
Сижал с выхода преобразователя 5 код-аналог поступает На второй вход схемы 1 сравнения, которое вырабатывает на своем выходе сигнал ошибки только в том случае, если напряжение, на его входах отличаются на величину большую д ц . А это либо вместо требуемой будет возбуждена одна ложная шина (в этом сцучае выходное напряжение преобразователя 5 аналог-код не будет соответствовать напряжению на выходе сумматора), либо возбуждены .вместо требуемой две или более лож3 92274 ются две и ш более жжных выходных шин дешифратора, à сигнал на выходной шине соответствующей кодовой комбинации отсутствует.
Ошибка не обнаруживается, если ошибочно возбужденные выходные шины дешифратора вызывают на выходе преобразователя код-аналог реакцию, эквивалентную реакции вызываемой правильно возбужденной шиной. о
Для данного известного устройства реакция вы<одного преобразователя коданалог будет неизменной, если вместо . одной правильно возбужденной выходной шины, будут ошибочно возбуждены шины, сумма номеров которых равна номеру, правильно возбужденной шины, и значит на выходе схемы сравнения в обоих случаях будет сигнал нормы.
Так, например, ecru вместо выхода дешифратора соответствующего 6 возбужнзны два BMKoga 2 и 4, то выходное напряжение в обоих случаях будет одним и тем же и известное устройство не сможет обнаружить неисправности.
Анализ показывает, что при построе-. нии схем преобразазателей код-аналог, обеспечивающих изменение выходного напряжения Пропорционально входному коду, Представленному одноразрядным числом (так, как на выходе дешифратора), всегда будет иметь место возможность полу чения одного и того же илн близкого цо . величине выходного напряжения при замене одноразрядного кода подачей управлыацих сигналов на два и более входов..
Бель изобретения - повышение точности контроля дешифратора.
Поставленная цель достигается тем, что в устройство для контроля дешифратора, содержащее первый и второй преобразователи код-aíaëoã и схему сравнения, причем входы и выходы контролируемого дешифратора соединены соответственно со входами первого и второго преобразова45 теней код-аналог, выход первого преобразователя код-аналог соединен с первым входом схемы сравнения, выход которой является выходом устройства, введены источник эталонного напряжения и сумматор, причем выход источника эталон50 ного напряжения соединен соответственно с первым входом сумматора, выход которого соединен со вторым входом схемы сравнения, выход первого преобразовате ля код-aaaaot соединен со вторым входом сумматора.
На фиг. 1 представлена блок-ехема устройства для контроля дешифратора;
7 4 на фиг. 2 -,пример выполнения устройства на три входа.
Устройство содержит схему 1 сравнения, сумматор 2, историк 3 эталонного напряжения, первый и второй преобразователи 4 и 5 код-аналог, дешифратор 6. элементы И 7 входацие в преобразоват ли 4, 5. и выход преобразователя 5 код-аналог подключены ко sxoaaM схемы 3. сравнения. хода преобразователя 4 код-аналог напряжение поступает на первый вход сумматора 2, на второй вход которого подается эталонное напряжение О гот источника 3 эталонного напряжения. Величина эталонного напряжения выбирается таким обра92-2747
5 5R
Т(4 + К}
0-—
Ы 5
5Q 5
55
5 ных шин, либо будет возбуждена требуемая и ложные шины. В двух послед-них случаях на выходе преобразователя
° 5 код-аналог будет напряжение больше но величине напряжения соответствующего 5 максимальному коду,так как в этом случае в резисторной сетке преобразователя
5 код-аналог резисторы включаются параллельно, либо будет отсутстровать воэ бужденная шина, преобразователь 4 коц- 10 аналог преобразует двоичный код в напряжение. При выполнении по параллельной схеме веса резисторов в каждом раз ряде соответствуют весам соответствующих разрядов от 0 ao n и образуют ряц 15
2,, р . ° ° 2 г соответственно, где 1 -величина сопротивления определяющая дис- кретность преобразования.
Если примем, что 0 - Е/ l э максимальная величина напряжения при наибольшем коде E. /1 и величина напряжения .на выходе преобразователя 4 код-аналог определяется выражением:
0 Е 1 R
in Т р,+ где 1 - числовое значение двоичного кода, выраженного в десятичной системе счисления, равное номеру выхода решифратора; 30
n - номер старшего разряда двож« ного кода (начиная с О разряда) R - напряжение источника питания величина обшего резистора па 35 раллельного преобразователя
Напряжение на выходе сумматора будет равно напряжению на выходе преобразователя 5 коц-аналог при правильном возбуждении шины и определяется сле дуюшим образом
Величина сопротивления резисторов в каждом режсторе выходного преобразователя 5 код-аналог определяется из следующе го выражения
4 йля выхода цешифратора соответству юшего нулевому входному кору (т.е. при
1 =43) сопротивление резистора преобра зователя 5 коц-аналог будет равно 0вЯ .
При этом напряжение на выходе преобразователя 5 код-аналог будет равно
Е/2. С ростом выходное на уяжение бу дет увеличиваться цо (g )Е.
Пусть, например, на вхоц деащфратора поступил код 101. В десятичной си стеме счисления эквивалент этого кода равен 5. Код включает разряды О, 3., 2.. ,Единичные сигналы этого кода откроют соответствуюшие элементы и в цепях и
4„. Через них потечет ток и íà выходе сумматора появится напряжение 0 . () (5
5с \ 7 (4г+ Q.) !
Все выходные шины цешифратора также связаны со входами элементов И 7, к выходам которых подключены резисторы. При правильно возбужденной шине в данном случае откр,оется клапан в цепи резистора гg . Величина резистора г>, подкаоченно
ro и к выходной шине дешифратора равна
Напряжение на выходе преобразователя 5 код-аналог будет равно
Сигнал ошибки на выходе устройства сра внения будет отсутсовать.
При несоответствии выходной возбужденной шины входному коду, возбуждение одной Или нескольких выходных шин или отсутствие возбужденной шины равенства напряжения на выходе устройства сравне ния не будет, а на выходе сравниваюшего устройства появится сигнал ошибки.
Как показал схемно-технический анализ и результаты испытаний устройства, предлагаемое устройство обеспечивая, как и известное, контроль ошибок цешифратора, характерйзуюшихся отсутствием возбужденной шины несоответствия возбужденной выходной шины входному коду, кроме того, обеспечивает 100% контроль ошибок типа перерождение при которых воэ7 922747 8 буждаются две или более выходные um- является выходсм устройства, о т л ины. ч а ю ш е е с я тем, что, с целью поУказанное устройство может быть вышения точности контроля, в устройство применено в системах контроля цифровых введены источник зталснного напряжения вычислительных машин и позволяет обес- и и сумматор, причем выход источника этапечить 100%-ый контроль дешифратора лонного напряжения соединен с первым н а функциснирование. входом сумматора, выход которого соединен с вторым входом схемы сравнения, выход первого преобразователя код-анаФ о р м у л а и з о б р е т е н и я 1© лог соединен с вторым входом сумматора.
Устройство для контроля дешифратора, Ист очнижи информации, содержашее первый и второй преобразо принятые во внимание при акспертизе ватели код-аналог и схему сравнения, 1. Авторское свидетельство СССР причем входы и выходы контроюкруемого 1 М 544969> кл. 6 06 F 1 1/10) 1974. дешифратора соединены соответственно с 2. Авторское свидетельство СССР входами первого и второго преобразова- Ng 312262, кл. 6 06 F 11/00, 1971.. телей код-аналог, выход первого преоб- 3. Авторское свидетельство СССР разователя код-aíàëîã соединен с первым М 310252, кл. 6 06 F 11 ОО, 1969 входом схемы сравнения, выход которой 2î (прототип).
022747
Составитель И. Сигалов
Техред: С.Мигунова Корректор М. Коста
Редактор H. Пушненкова
Филиал ППП 4Патеит», г. Ужгород, ул. Проектная, 4
Заказ 2582/64 Тираж 732 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж .35, Раушская наб., a. 4/5
