Устройство для обнаружения ошибокв параллельном -разрядном кодес постоянным becom

 

Союз Советскик

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВ ЕТЕЛЬСТВУ ()830390 (61) Дополнительное к аат. саид-ау (22) Заявлено 1%0479 (21) 2755476/18-24 (51)М. Кл.з с присоединением заявки Ио

G F 11/08

Государственный комитет

ССОР во делам изобретений и открытий (23) Приоритет

Опубликовано 1505.81. бюллетень Й9 18

Дата опубликования описания 150581 (53) УДК 681. 325 (088.8) (72) Авт оры иэобретеии ю

Ленинградский ордена Красного Знамени механический институт (73) Заявитель (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК

В ПАРАЛЛЕЛЬНОМ И-РАЗРЩ НОИ КОДЕ

С ПОСТОЯННЫИ ВЕСОИ K < -у10

25

Изобретение относится к автоматике и вычислительной технике и может использоваться для построения различных устройств обработки дискретной информации.

Известно устройство для обнаружения ошибок в параллельном и-разрядном коде с постоянным. весом ь|, содержащее 2п входных и два выходных сердечника, диоды и схемы совпадения, при этом выходные парафазные обмотки входного сердечника через диоды последовательно соединены с соответствующими данному разряду входными обмотками записи или запрета двух выходных сердечников, параллельные ветви обмоток всех разрядов соединены последовательно и замкйуты в кольцо через резистор, выходные обмотки выходных сердечников соединены со схемой совпадения, выход которой соответствует результату контроля (1 ), — Однако в этом устройстве число возможных входов практически оказывается ограниченным несколькими единицами из-за неидентнчности характеристик магнитных сердечников и изменения их параметров под действием внешних факторов .и времени. Принцип работы устройства, связанный с необходимостью перемагннчивания сердечников, не обеспечивает достаточной надежности функционирования из-за неидентичности их параметров.

Кроме того„ это устройство имеет импульсные входные и выходные сигналы и требует для работы подачи целого ряда сннхронизирующих сигналов, из-за чего оно плохо согласуется с логическими узлами современных цифровых устройств, имеющих потенциальные входные и выходные сигналы.

Наиболее близким к предлагаемому является устройство для обнаружения ошибок в параллельном и-разрядном коде с постоянным весом K содержащее два пороговых элемента с порогами (К+1) и К, причем выход первого соединен со входом инвертора, соединенного выходом со входом выходного элемента И, второй вход которого соединен с выходом порогового элемента с порогом К (2).

Однако. данное устройство имеет большой объем оборудования, так как требует для своей реализации два по830390

5 (О

ЗО

65 роговых элемента сложной логической структуры.

Цель изобретения — .сокращение объема оборудования.

Укаэанная цель достигается тем, что в устройство для обнаружения ошибок н параллельном и-разрядном ксде с постоянным весом К -, coИ держащее блок формиронания йорога, равного К, блок формирования порога, равного (К+1), элемент НЕ и элемент И, причем выходы блоков формирования порогов К и (К+1) соединены соответственно с первым входом элемента И и со входом элемента НЕ, выход которого соединен со вторым входом элемента И, ныход . элемента И является выходом устройства, устройство дополнительно содержит первый и второй преобразователи весов входов, выходы каждого из которых соответствуют пороговой функции от 1 до (K+1), причем выходы первого и второго преобразователей весов входов соединены с соответствующими нходами блока формирования порога, равного (К+1), а выходы первого и второго преобра зователей весов, соответствующие пороговой функции от 1 до К, соединены с соответствующими входами блока формирования порога, равного

К, входы первого преобразователя не =он входов соединены с И/2 старшими разрядами контролируемого кода, а входы второго преобразователя соединены с оставшимися младшими разрядами контролируемого кода, а каждый преобразонатель весов входов состоит из последовательно соединенных групп пороговых узлов, пороговые узлы первой группы соединены со.входами преобразователя весов входов, а выходы пороговых узлов соединены с соответствующими входами псрогоных узлов последующей группы, на выходах пороговых узлов 0-й группы; реализуются пороговые функции от 1 до 2

Построение устройства таким образом обеспечивает сокращение объема оборудования, требуемого для его реалиэации. =то достигается за счет двух преобразователей весов

-- (— ) входов, являющихся многоh И пороговыми элементами на + (И - ) входов, При этом данные преобразователи совместно с блоком формирования порога, равного (K+1), обеспечивают реализацию пороговой функции от и переменных с порогом (К+1), а совместно с каскадом формирования порога, равного К, обеспечивают реализацию пороговой функции от и переменных с порогом К. Укаэанная структура устройства позволяет исключить пороговый элемент с порогом К, заменив его блоком формирования данного порога, соединенHbM входами с выходами преобразователей весов +(=) входов, обра-зующих совместно с блоком формирования порога, равного (К+1), пороговый элемент íà и входов с порогом (К+1) .

На фиг.1 изображена структурная схема предлагаемого устройства; на фиг.2 — схема реализации преобразователя весов входов mi + Р раз1 рядов, реализующего пороговые функции от 1 до mi+ Р,, на фиг.З схема предлагаемого устройства для

8-разрядного кода с весом 3.

Предлагаемое устройство для обнаружения ошибок в параллельном и-разрядном коде с постоянным весом К< — состоит из преобраэова2

И Иt1 телей 1 и 2 весов (" - } входов, блока 3 формирования порога, равного (К+1), блока 4 формирования порога, равного К, инвертора 5 и элемента И б. Причем блок 3 формирования порога соединен с выходами преобразователей 1 и 2 весов (" )входов, а выходом — со входом йнвертора 5, соединенного выходом со входом выходного элемента И б. Блок 4 формирования порога соединен входами с выходами преобразователей 1 и 2 с весами от 1 до К, а выходом — co вторым входом выходного элемента И б. Преобразователи 1 и 2 весов †" (z )входов являются многопороговыми элементами с + (†" ="-) входами, имеющими выходы с весами от 1 до (К+1).

Каждый из преобразователей весов

И бИ+

)входов и предыдущие, вплоть до преобразователей весов днух входов, состоящих иэ элемента И и элемента ИЛИ с параллельно соединенными входами состоят из двух преобразователей весов mi u P.

1 входов с равным или отличающимся на единицу числом входов, при нечетном числе входов образуемого преобразователя весов суммарного числа mi+P„. входов, имеющими (К+1) выходов с весами от 1 до (К+1), при

mi и P„. (К+1) и число выходов, равное числу входов, с весами от 1 до величины, равной числу входов, при

mi и Р; c(. (+1), выходы которых соединены со входами очередного каскада формирования набора весов, образующего совместно с преобразователем весов mi и Р. входов пре1 образователь весов суммарного чисгга mi+P. входон (фиг.1 и 2)

Преобразователь 7 весов входов (фиг.2) при числе входов его, равном

mi+Pj, имеет выходы с порогом от 1 до mi+P„ è состоит иэ 2-х групп

8 и 9 пороговых узлов первого уровня и последовательно соединенных с ними группу пороговых узлов 10 второго уровня. В состав группы 10 пороговых узлов входит элемент И 11, на выходах которого реализуется

830390

15

25

35

45

60 пороговая функция mi+P„, а его входы соединены с выходами порогов

mi и Р; пороговых узлов предыдущего уровня. Каждый пороговый узел 12 (реализующий пороговую функцию

j mi, P„. ) состоит из двух входовых элементов И, соединенных входами с выходами групп 8 и 9 пороговых узлов, образуя на входах нсе неповторяющиеся комбинации весов пар их входов, сумма которых одинакова и равна весу выхода узла, выходы элементов И соединены со входами элемента ИЛИ, выход которого является выходом порогового узла соответствующего порога.

Каждый -пороговый узел 13, реали3ующий пороговую фуHKUHb) j(2 j < mi

2 < j < Р ), состоит из элементов И, входы которых соединены с выходами групп пороговых узлов 8 и 9 предыдущего уровня аналогично пороговым узлам 12, выходы элементов И соединены со входами элемента ИЛИ, дополнительные входы которого соединены с выходами групп пороговых узлов 8 и 9, реализующих пороговую функцию. Узел 14 формирования веса

1 состоит из элемента 14 ИЛИ, входы которого соединены с выходами групп 8 и 9 пороговых узлов предыдущих уровней, соответствующих единичным весам.

Функционирование предлагаемого устройства для обнаружения ошибок в параллельном и-разрядном коде с постоянным весом происходит следующим образом.

Пусть на его входы подано d единичных потенциалов (фиг.1). Из .них d на входы преобразователя

1 и О на входы преобразователя 2 весов входов. Так как каждый преобразователь реализует на своих выходах пороговые функции с порогом, равным весу выхода, то на всех выходах преобразователя 1 весов входов с весами, не превышающими d и на всех выходах преобразователя 2 весов нходон с весами, не превышающими d> появляются единичные потенциалы, которые поступают на входы блоков 3 и 4 формирования порогов. На выходе блока 3 формирования порога, равного (К+1), соединенного входами с выходами преобразователей 1 и 2, реализуется пороговая функция с порогом (К+1), а на выходе блока 4 формирования порога— пороговая функция с порогом К.

Если величина К равна d, то единичный потенциал появляется на выходе блока 4 фррмирования порога, а на выходе блока 3 формирования порога при этом появляется нулевой потенциал, что вызывает на выходе элемента И б единичный потенциал. Если d > К, то единичный потенциал появляется на выходах обоих блоков 3 и 4 формирования порога.

При этом на входе элемента И б, соединенном с выходом инвертора 5, появляется нулевой потенциал, что вызывает нулевой потенциал на его выходе. Если dс К, то нулевой потенциал появляется на выходах обоих блоков 3 и 4 формирования порога, что вызывает на выходе элемента И б нулевой потенциал, так как на его входе, соединенном с выходом блока

4 формирования порога, нулевой потенциал. Таким образом, каждый раз, когда число единичных потенциалов

d на нходах устройства равно К, на его выходе единичный потенциал, если d > К или dK К, то на выходе устройства нулевой потенциал.

Рассмотрим более подробно функционирование предлагаемого устройства для .обнаружения ошибок в параллельном п-разрядном коде с постоянным весом К< 1 на примере его реа2 лизации для случая n=8 и К=З.

Устройство состоит из преобразователя 1 весов 4-х входов х + х4 и преобразователя 2 весов 4-х входов х + Q i которые соединены вы ходами с входами каскада .3 формирования порога, равного 4, и каскада 4 формирования порога, равного 3.

Выход каскада 3 формирования порога соединен с нхсдом инвертора 5, выход которого соединен с одним входом выходного элемента И б, другой вход которого соединен с выходом каскада 4 формирования порога. Каскад 3 формирования порога состоит из трех элементов И, соединенных выходами со входами элемента ИЛИ, четвертый и пятый входы которого соединены с выходами преобразователей 1 и 2 с весами w=4.

Входы элементон И соединены с ныходами преобразователей 1 и 2 с весами 3 и 1, 2 и 2, 1 и 3 соответственно. Каскад 4 формирования порога состоит из двух элементов И, соединенных выходами со входами элемента ИЛИ, третий и четвертый входы которого соединены с выходами преобразователей 1 и 2 с весами w=3. Входы элементов И соединены с выходами преобразователей 1 и 2 с весами 2 и 1, 1 и 2 соответственно.

Преобразователь 1 весов 4-х входов состоит из групп 7 — 10 пороговых узлов. Пороговые узлы первого уровня 8.1, 8.2, 9.1 и 9.2 4ормируют на своих выходах пороговые функции от 1 до 2, каждый пороговый узел первого уровня состоит из элементов И и ИЛИ, входы которых попарно объединены, а выходы образуют пороговую функцию 2 и 1 соответственно. Пороговый узел 11 формирования порога, равного 4, выполнен на элементе И. Пороговый узел 12 формиро830390 вания порога, равного 3, состоит из двух элементов И и элемента ИЛИ.

На входы элементов И поступают выходы групп 8 и 9 пороговых узлов предыдущих уровней, с порогом 2 и 1 на первый элемент И и 1 и 2 на второй. Пороговый узел формирования порога 2 состоит из элемента И, соединенного входами с выходами группы пороговых узлов предыдущего уровня 8.1, 8.2 (9.1, 9.2) на выходах которых реализуется пороговая функ- iG ция, равная единице, и элемента

ИЛИ, соединенного одним выходом с выходом элемента ИЛИ, а двумя дополнительными входами с выходами группы пороговых узлов, реализую- 15 щих пороговую функцию 2. Пороговый узел 14 формирования порога, равного 1, выполнен на элементе ИЛИ, вхОды которого соединены с выходами пороговых узлов предыдущей группы 8.1, 8.2 (9.1, 9.2), реализую- 20 щих порог, равный 1. На выходах преобразователей весов двух входов реализуются функцйи И и ИЛИ, являющиеся пороговыми функциями от двух пере. ленных с порогами, равными 2 и 1 соответственно, т.е. с порогами, равными весам выходов. На выходах преобразователя l.и 2, например на выходе преобразователя 1, реализуются функции:

f< (х „v х Д ч(х Ч х4) =Sgn (Л2 x> — 1) <

f< — (Хлч х ) (х Ч х4)v х„х х хл, =Sgn (Дх -2)

fq (хлУ х2) (х чх4) ч (x qvx4)(x„xz) БЯп (Йх) 3)

f4 = (xÄ xz ).(хъх4 ) = Sgn (Д х -4), которые являются порогбвыми функциями 4-х переменных с порогами 1 — 4, 35 т.е. с порогами, равными весам выходов.

Пусть на входы преобразователя

1 подано 2 единичных потенциала, при этом единичные потенциалы появля- о ются на его выходах с весами w=l и w=2 которые поступают на входы элементов И блоков 3 и 4. Однако на вторых входах всех элементов И указанных блоков, а также на входах элементов ИЛИ, соединенных 45 с выходами преобразователей 1 и 2, имеются нулевые потенциалы, при этом нулевые потенциалы появляются на выходах бл ков 3 и 4, а следовательно, и на выходе элемен- 50 та И 6, являющемся выходом устройства.

При подаче единичного потенциала на один из входов преобразователя 2 единичный потенциал появ- 55 ляется на его выходе с единичным весом и поступает на входы элементов И блоков 3 и 4. При этом на входах элемента И блока 4, соединенного входами с выходами преобразователей 1 и 2 с весами w=2 и 60

ы=1соответственно, появляются единичные потенциалы, что вызывает единичный потенциал на его выходе и на выходе элемента ИЛИ, являющемся выходом блока 4. При этом на обоих б5 входах элемента И 6 появляются еди- ничные потенциалы, что вызывает единичный потенциал на его выходе, являющемся выходом устройства.

Пусть на вход преобразователя 1 подан еще один единичный потенциал, при этом единичный пот.енциал по- .. является на его выходе с весом w=3.

Единичный потенциал с данного выхода преобразователя 1 поступает на вход элемента HJIH блока 4, подтверждая единичный потенциал на его выходе, а также на вход элемента И блока

3, второй вход которого соединен с выходом преобразователя 2 с единичным весом. При этом на выходе данного элемента И появляется единичный потенциал, который вызывает единичный потенциал на выходе элемента ИЛИ, являющемся выходом блока 3. При этом на выходе инвертора

5 появляется нулевой потенциал, который вызывает нулевой потенциал на выходе элемента. И б, являющемся выходом устройства. Таким образом, единичный потенциал на выходе устройства появляется только в тех случаях, когда на его входах точно 3 единичных потенциала, независимо от того, на какие входы они поданы.

Построение устройства для обнаружения ошибок в параллельном и-разрядном коде с постоянным весом К<И/2 предлагаемой структуры позволяет сократить объем оборудования для его реализации. Так для реализации известного и предлагаемого устройства при К 2 требуется элементов И и ИЛИ (без учета ограничений по числу входов) для

n = 8 — 40 и 26 соответственно, для п = 16 — 81 и 58, для n = 32

164 и 122, для n = 64 — 299 и 250.

Однако более точным показателем сложности является количество двухвходовых элементов И и ИЛИ, которое составляет для известного и предлагаемого устройства соответственно: для n = 8 — 53 и 31, п = 16

151 и 71, n = 32 — 489 и 151, п

64 — 1547 и 309. Следовательно, выигрыш в оборудовании при использовании предлагаемого устройства составляет по количеству элементов, без учета реальных ограничений на число входов: для n = 8 — в 1,54 раза, для n = 16 — в 1,4 раза, для n = 32 — в 1,35 раза, для

n = 64 - в 1,17 раза. А по объему оборудования (по числу двухвходовых элементов) для и = 8 в 1,7 раза, для n = 16 — в 2,13 раза, для n = 32 — в 3,15 раза, для

n = 64 — в 5 раз.

Таким образом, предлагаемое устройство требует для реализации существенно меньшего объема оборудования по сравнению с известным °

830390

ВО

20

Выигрыш в оборудовании при его использовании растет по мере увеличения и и К, и для и = 32 объем ,оборудования может быть сокращен в 2 — 3 .раза.

Формула изобретения

Устройство для обнаружения ошибок в параллельном п-разрядном коде с постоянным весом К<, содержащее блок формирования порога, равного К, блок формирования порога, равного (К+1), элемент НЕ и элемент

И, причем выходы блоков формирования порогов К и (К+1) соединены соответственно с первым входом элемента И и со входом элемента

НЕ, выход которого соединен со вторым входом элемента И, выход элемента И является выходом устройства, О т л и ч а ю щ е е с я тем, что, с целью сокращения объема оборудования, устрбйство содержит первый и второй преобразователи весов входов, выходы каждого из которых соответствуют пороговой функции от 1 до (К+1), причем выходы первого и второго преобразователей весов входов соединены с соответствующими входами блока формирования порога, равного (К+1), а выходы первого и второго преобразователей весов, соответствующие пороговой функции от 1 до К,соединены с соответствующими входами блока формирования порога, равного К, входы первого преобразователя весов входов соЕдинены с старшими разрядами контролируемого кода, а входы второго преобразователя соединены с оставшимися младшими разрядами контролируемого кода, а каждый преобразователь весов входов состоит из последовательно соединенных групп пороговых узлов, пороговые узлы первой группы соединены со входами преобразователя весов входов, а выходы по"роговых узлов соединены с соответствующими входами пороговых узлов последующей группы, на выходах пороговых узлов 8 -й группы реализуются пороговые функции от 1 до 2

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

215614, кл. G 06 11/08, 1968.

2. Селлерс Ф. Методы обнаружения ou:èáîê в работе ЭЦВМ, М., Мир ; 1972, с. 79, фиг. 4.13 (прототип).

Г фиг.З

Составитель И. Сигалов

Редактор Л. Повхан Техред 3- Фанта Корректор Н. Швыдкая

Заказ 30)5/38 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП Патент, г.Ужгород, ул.Проектная, 4