Вычислительное устройство

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик р >924699 (63) Дополнительное к авт. свид-ву (22) Заявлено 0&0980 (21) 2979518/18-24. (31)М Ки з с присоединением заявки №

G 06 F 7/50

Государственный комитет

СССР по делам изобретений и открытий (23) Приоритет

Опубликовано 300482.Бюллетень ¹ 16

Дата опубликования описания 30.04.82 (53 УДК 681. 325 (088. 8) (72) Авторы изобретения

Е. Я. Ваврук, A.Í. Елагин, В. С. Жижи н, A.A.ÔèëèMîíîâ и Й.Г.Цмоць (71) .Заявитель (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОИСТВО

Изобретение относится к вычисли тельной технике и может быть использовано в арифметических устройствах электронных вычислительных машин.

Известно вычислительное устройство, содержащее блоки анализа единиц н нулей, блок равнозначности, триггеры запрета анализа единиц и ну-. лей, группы элементов И, формирующие разности по несовпадению и по равенству, группы элементов ИЛИ, элементы И, ИЛИ, инверторы, триггер (1) .

Однако известное устройство характеризуется большим объемом оборудования и невысоким быстродействием.

Наиболее близким к предлагаемому является устройство для определения разности двух чнсел, содер жащее генератор импульсов, соединенный с первым входом первого эле мента И, второй вход которого подключен к нулевому выходу RS-триггера, R — вход. последнего соединен с шиной записи второго числа, первый и второй счетчики, установочные входы которых соединены соответствеи» но с шинами записи первого и второго числа, второй элемент И, элемент.ИЛИ, счетный триггер, нулевой вход которого соединен с инверсным выходом RS-триггера, а счетный входс выходом элемента ИЛИ входы кото-! рого соединены соответственно с выходами первого и второго счетчиков, причем прямой выход счетного тригге- ра соединен с S-входом RS-триггера и с первым входом второго элемента И, второй вход которого подключен к генератору импульсов, а выход - к выходной шине устройства, выход первого элемента И соединен со счетными входами счетчиков (2).

Цель изобретения - расширение функциональных возможностей устройства, заключающееся в возможности одновременного определения устрой» ством как разности так и суммы двух двоичных чисел, Поставленная цель достигается тем, что вычислительное устройство, содержащее генератор импульсов, два элемента И, два счетчика, RS-триггер и счетный триггер, причем выход генератора импульсов соединен с первым входом первого элемента И, установочные входы первого и второго счетчиков соединены с шинами записи.первого и второго числа устрой92469э стна соотнетстненно, выход второго элемента И подключен к выходу разности устройства, содержит элементы ИЛИ-НЕ, И-НЕ, коммутатор, первый и второй D-триггеры, D-входы которых соединены с шиной задания режима устройства, синхронход первого

0-триггера соединен с выходом генератора импульсов, а выход с вторым входом первого элемента И, третий вход которого соединен с выходом . 30 элемента И-НЕ, а выход - со счет ным входом счетного триггера и первым информационным входом коммутатора, второй информационный вход которого соединен с выходом счетного триггера, синхронходом второго

D-триггера, счетными входами первого и второго счетчиков и первым входом второго. элемента И, второй вход которого соединен с инверсным выходом

RS-триггера и первым управляющим входом коммутатора, второй управляю щий вход которого соединен с выходом второго D-триггера, а третий управляющий вход коммутатора соединен с прямым выходом RS-триггера, S 25 вход которого соединен со входной шиной начальной установки и входами начальной установки второго

О-триггера, счетного триггера, первого и второго счетчиков, выход пер- З0 ного счетчика соединен с первыми входами элементов И-НЕ и ИЛИ-НЕ, выход второго счетчика соединен со вторыми входами элементов И-НЕ и

ИЛИ-HE выход элемента ИЛИ-НЕ сое- 35 динен с В«входом RS-триггера, выход,нторого элемента И соединен с

i г выходом разности устройства, выход коммутатора подключен к выходу суммы устройства. 40

На фиг. 1 изображена функциональная схема вычислительного устройства на фиг.2 - временная диаграмма работы устройства.

В состав устройства входит гене- 45 ратор 1 импульсов, первый счетчик 2, второй счетчик 3, первый элемент И

4, счетный триггер 5, элемент ИЛИ-НЕ

6, коммутатор 7 ВЯ-триггер 8, первый D-триггер 9, второй Р-триггер 10, 50 второй элемент И 11, элемент И-HE

12, входная шина начальной установки 13, шина 14 записи первого числа, шина 15 записи второго числа, шина 16 задания режима, выход сумМы 17, выход разности 18, выходная 55 упранляющая шина 19.

Устройство работает следующим образом.

На шину 13 подается импульс нача- Щ льной установки отрицательной полярности, который производит устанон ку RS-триггера 8 н "1"; а второго

В-триггера 10, счетного триггера 5, счетчиков 2 и 3 — и нуль.

Выход втоРого D-триггера 10 запрещает прохождение импульсов через коммутатор 7. На шины 14 и 15 записи поступают соответственно инверсные значения aepsoro и второго числа, которые записываются н соответствующие.счетчики (кроме старших разрядов, на которых формируется перенос).

Сигнал Работа подается на шину 16. Счетные импульсы с выхода генератора импульсов поступают на

С-вход первого D-триггера 9 и по положительному фронту записывают и него информацию, находящуюся на

D-входе,. и данном случае 1, которая разрешает прохождение счетных импульсов через элемент И 4. Счет- ные импульсы с выхода логического элемента И 4 поступают на первый информационный вход коммутатора 7 и на счетный вход счетного тригге-. ра 5, на котором по отрицательному фронту происходит деление частоты на 2. Импульсы с выхода счетного триггера 5 поступают на счетные входы счетчиков 2 и 3 (которые работают по отрицательному .фронту), на второй информационный вход коымутатора 7, на второй вход элемента И

11 и на С-вход второго D-триггера

10. По отрицательному фронту но нторой D-триггер 10 записывается логическая единица (при наличии сигнала Работа ), которая поступает на второй управляющий вход коммутатора 7 и разрешает прохождение через него импульсов с первого входа.

11осле того, как один из счетчиков переполнился, на выходе элемента

ИЛИ-НЕ 6 появляется сигнал логического нуля, который поступает на

Й-вход RS-триггера, последний устанавливается и положение, разрешающее прохождение импульсон через и ii u переключает коммутатор 7 н положение, при котором на его выход по» ступают, импульсы с ныхода счетного триггера 5. Переполнение следующего счетчика приводит к тому, что на входе элемента И-НЕ 12 появляется сигнал Конец работы (выходная управляющая шина 19), запрещающий прохождение счетных импульсов через элемент И 4.

Таким образом, на выходе элемента И 11 (на выходе разности 18) возникают импульсы, количестно которых равно разности днух чисел, и том счетчике, который переполнился раньше (это соответствует тому, что и нем записано меньшее число) записывается параллельный код разности двух чисел, а на выходе коьмутатора 7 (на выходе суммы 17) возникают импульсы, количество которых равно суьме двух чисел.

Если считать, что счетчик 2 счетчик уменъшаемого, а счетчик 3 счетчик вычитаемого, то разность будет положительной тогда, когда первым переполнился счетчик 3. Если первым переполнился счетчик 2 уменьшаемого, то разность чисел в параллельном ходе записывается.в счетчике 2 уменьшаемого н это соответствует отрицательной разности . Если сравниваемые числа оказываются равными, то сигналы переполнения с выходов счетчиков 2 и 3 устанавливаются по одному и тому же счетному импульсу. В этом случае на выходе элемента И-НЕ 12 появляется- сигнал, запрещающий прохождение импульсов через элемент И 4.

На фиг.2 приведена временная диагравееа работы устройства для случая, когда первое число равно 3, а второе 2.

Применение предлагаемого устройства позволяет упростить работу устройства прн равенстве двух чисел, расширить его функциональные воэможности за счет возможности одновременного определения суммы и разности одним устройством.

Формула изобретения

Вычислительное устройство, содержащее генератор импульсов, два элемента И, два счетчика, ЙЬ -триггер и счетный триггер, причем выход re» нератора импульсов соединен с первым входом первого элемента И, устано» вочные входы первого и второго счетчиков соединены с шинамн записи первого и второго числа устройства соответственно, выход второго элемента И подключен к выходу разности устройства, о т л и ч а ю щ е ес я тем, что, с целью расширения функциональных возможностей эа счет одновременного получения суьвы и

40 разности двух двоичных чисел,оно содержит элементы .:ЙЛИ-НЕ, И-НЕ, коммутатор, первый и второй D-триггеры, D-входы которых соединены с шиной задания режима устройства, синхровход первого D-триггера соединен с выходом генератора импульсов, а выход - с вторым входом первого элемента И, третий вход которого соединен с выходом элемента ИНЕ, а выход - со счетньв4 входом счетного триггера и первым информационным. входом. коммутатора, второй информационный вход которого соединен с выходом счетного триггера, синхровходом зторого D-триггера, счетными входами первого и второго счетчиков и первым входом второго элемента И, второй вход кото« рого соединен с инверсным выходом

RS-триггера и первым управляющим входом коммутатора, второй управляющий вход которого соединен с выходом второго D-триггера, а третий управляющий вход коммутатора соединен с прямым выходом RS-триггера, S-вход которого соединен с входной шиной начальной установки и входами начальной установки второго

Р-триггера, счетного триггера, первого и второго счетчиков выход пер-! вого счетчика соединен с первыми входами элементов И-НЕ и ИЛИ-НЕ, выход второго счетчика соединен с вторыми входами элементов И-НЕ и ИЛИ-НЕ, выход элемента ИЛИ-НЕ соединен с

R-входом RS-триггера, выход второго элемента И соединен с выходом раз- ности устройства, выход коьваутатора подключен к выходу суммы устройства.

Источники информации, принятые во внимание прн экспертизе

1. Авторское свидетельство СССР

В 408306, кл, G 06 F 7/385, 1973.

2. Авторское свидетельство СССР

9 434410, кл, G 06 F 7/385, 1974.

Составитель Н.Захаревич

Редактор В. Пилипенко Техред E. Харитончик Корректор С.Шекмар

«веевееа ве«»

Заказ 2819/бб Тираж 732 Подпи сно е вНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, " ужгород Ул Проектная, 4

Вычислительное устройство Вычислительное устройство Вычислительное устройство Вычислительное устройство Вычислительное устройство 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дискретных автоматах для сложения - вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к цифровой связи, автоматике и вычислительной технике и может быть использовано при реализации параллельных выделителей канальных цифровых сигналов, устройств сигнализации и устройств для подсчета количества единиц в двоичной комбинации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении универсальных и специализированных управляющих устройств, а также вычислительных устройств

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в дискретных автоматах для сложения-вычитания чисел, кодируемых трехуровневыми сигналами по ортогональным составляющим функций Попова

Изобретение относится к вычислительной технике, в частности к способам суммирования чисел, и может быть использовано при построении арифметических устройств ЭВМ для повышения их быстродействия

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к вычислительной технике и может быть использовано при проектировании вычислительных узлов в составе специализированных БИС на основе МОП транзисторов

Изобретение относится к электронике и предназначено для использования в сумматорах чисел в двоичном представлении

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда
Наверх