Устройство для контроля канала связи с переменными параметрами

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

<1li924882 (61) Дополнительное к авт. свкд-ву (22)Заявлено 12.09.80 (21) 2980425/18-09 с присоединением заявки РЙ (23) Приоритет

Опубликовано 30.04.82. Бюллетень М 16

Дата опубликования описания 03.05.82 (51) М. Кл.

Н 04 В 3/46

Гооударстееииый комитет по делам изобретеиий и открытий (53) УДК 621.395. .664 (088.8} (72) Авторы изобретения

П. М.

Кабардин р Ф о МВ объединения по внедрению автоматизированных систем упр ,"Россельхозтехс исте ма (71) Заявитель (54) УСТРОЙСТВО ДДЯ КОНТРСЛЯ КАНАПА СВЯЗИ

С ПЕРЕМЕННЫМИ ПАРАМЕТРАМИ

Изобретение относится к технике электросвязи и может использоваться в адаптивных системах передачи дискретной информации для автоматического контроля состояния телеграфных и телефонных каналов, Известно устройство для контроля канала связи с переменными параметрами, содержащее элемент запрета, последовательно соединенные первый элемент задержки, счетчик длины пакета ошибок, первый дешифратор, блок памяти, анализатор группирования ошибок и блок регистрации и последовательно соединенные второй элемент задержки, счетчик длины безошибочного интервала и второй дешифратор, выходы которого соединены с соответствуюшими входами блока памяти (11.

Однако известное устройство имеет низкую точность контроля.

Цель изсбретення — повышение точности контроля..цля достижения указанной цели в устройстве для контроля канала связи с переменными параметрами, содержащее элемент запрета, последовательно соединенные первый элемент задержки, счет. чик длины пакета ошибок, первый дешифратор, блок памяти, анализатор группирования ошибок и блок регистрации и последовательно соединенные второй элемент задержки, счетчик длины безошибочного интервала и второй дешифратор, выходы которого соединены с соответствующими входами блока памяти, введены счетчик длины защитного интервала, счетчик числа ошибок, анализатор числа ошибок, анализатор смены состояния канала связи и последовательно соединенные блок выявления ошибок, интегратор и аналогоцифровой преобразователь, при этом выход элемента запрета соединен с вторым входом счетчика длины пакета ошибок, первый. вход которого объединен с перФ вым входом счетчика числа Ошибок р Bb ходы которого соединены с соотверству024882 ющими входами первого дешифратора и анализатора числа ошибок, первый и второй выходы которого соединены соответственно с объединенными входом второго элемента задержки и соответствующим входом блока памяти и с вторым входом счетчика длины безошибочного интервала, первый вход элемента запрета, на который поданы импульсы тактовой частоты, объединен с первыми входами счетчика

10 длины защитного интервала и блока выявления ошибок, второй выход которого . соединен с вторыми входами счетчика числа ошибок, элемента запрета и счетчика длины защитного интервала, выход которого соединен с третьим входом элемента запрета, с входом первого элемента задержки и с соответствующим входом анализатора числа ошибок, выходы аналого-цифрового преобразователя соединены с соответствующими входами анализатора группирования ошибок, соответствующие выходы которого через анализатор смены состояния канала связи соединены с входом обнуления блока памяти, а бпок выявления ошибок выполнен в виде объединенных по входу индикатора занижения. уровня и режекторного фильтра, первый выход которого через последовательно соединенные пороговый блок и элемент ИЛИ соединен с первым входом селектора импульсов по длительности, причем выход индикатора занижения уровня соединен с вторым входом элемента ИЛИ, выход которого 35 и первый выход режекторного фильтра соединены соответственно с первым и вторым входами интегратора, а второй выход режекторного фильтра соединен с вторым входом селекторе импульсов по 40 длительности, третий вход и выход которого являются соответственно первым входом и вторым выходом блока выявления ошибок.

На чертеже представлена структурная

45 электрическая схема предлагаемого устройства.

Устройство для контроля канала связи с переменными параметрами содержит блок 1 выявления ошибок, состоящий из дискретно-перестраиваемого режекторного фильтра 2, индикатора 3 занижения уровня, порогового блока 4„элемента

ИЛИ 5 и селектора 6 импульсов по длительности, элемент 7 запрета, счетчик

8 длины защитного интервале, первый 9 и второй 10 элементы задержки, счетчик 11 длины пакета ошибок, счетчик 12 числа ошибок, анализатор 13 числа ошибок, первый дешифратор 14, счетчик 15 длины безошибочного интервала, второй дешифратор 16, интегратор 17, аналогоцифровой преобразователь 18, блок 19 памяти, анализатор 20 группирования ошибок, анализатор 21 смены состояния канала связи, блок 22 регистрации, вход 23 тактовой частоты, вход 24, два выхода 25 и 26.

Устройство работает следующим образом.

Принимаемый сигнал, представляющий собой смесь информационного сигнала и помех, поступает по входу 24 на вход блока 1 выявления ошибки, в котором разветвляется на вход дискретно-перестраиваемого режекторного фильтра 2, полюса затуханий которого соответствуют частотам принимаемых сигналов, и на вход индикатора 3 занижения уровня, на выходе которого появляется высокий потенциал во время существования прерывания в канале связи.

В дискретно-перестраиваемом режекторном фильтре 2 производится вычитание из входной смеси сигнала и помех копии сигнала и при отсутствии импульсных помех на его выходе присутствует напряжение флуктуационных помех.

При появлении в канале связи помехи импульсного характера, амплитуда которой обычно значительно превышает напряжение флуктуационных помех, на выходе дискретно-перестраиваемого режекторного фильтра 2 визникает скачок напряжения практически без задержки во вре мени.

С выхода дисктерно-перестраиваемого режекторного фильтра 2 реализация смеси импульсных и флуктуационных помех поступает на вход интегратора 17, накапливающего энергию флуктуационных помех, и на вход порогового блока 4. Порог срабатывания порогового блока 4 выбирается таким, чтобы его не могли превысить колебания напряжения флуктуационных помех. B этом случае сигнал на выходе порогового блока 4 появляется только на время существования импульсной помехи и поступает далее на элемент ИЛИ 5, на другой вход которого поступает сигнал о прерывании с выхода индикатора 3 занижения уровня. (; выхода элемента ИЛИ 5 объединенный сигна.i поступает на время присутствия в Kaitnii . связи импульсной помехи или прерывал:i;I

924882 б не входят в пакет ошибок и расположены на интервале между пакетами, поступает на счетный вход счетчика 15, подсчитывающего число срабатываний счетчика 8 длины защитного интервала.

Сигнал с инверсного выхода анализатора 13, появляющийся, когда счетчиком, 12 числа ошибок зафиксировано две или более ошибок, и означающий окончание пакета ошибок, поступает на управляющий вход блока 19 памяти, состоящего из матриц накопительных, либо последовательных регистров сдвига, производя запись сигналов, присутствующих в данный момент времени на его информационных входах, после чего задержаннь и вторым элементом 10 задержки осуществляет сброс счетчика 15. Сброс счетчика 11 и счетчика 12 осуществляется сигналом с выхода первого элемента 9 задержки.

Сигналы на информационные входы блока 19 памяти поступают с выходов первого и второго дешифраторов 14 и 16, причем при записи сигнал присутствует только на одном из выходов каждого деш ифр атора. .! и на вход селектора 6 импульсов по длительности.

Если длительность импульсной помехи или прерывания больше нормы для данной скорости и данного метода приема информации, т. е приводит к cTHpBHHto приня той посылки, то. на выходе селектора 6 импульсов по длительности по приходу с входа 23 (импульсов) тактовой частоты появляется импульс ошибки. Число импульсов ошибок соответствует числу пораженных посылок.

Для того чтобы селектор 6 импульсов по длительности не анализировал как

15 импульсные помехи скачки напряжения на выходе дискретно-перестраиваемого режекторного фильтра 2, возникающие во время переключения его полюсов затуханий, импульсы, по которым производятся переключения и длительность которых

20 равна времени переключения, заведены со второго выхода дискретно-перестраиваемого режекторного фильтра 2 на запрещающий вход селектора 6 импульсов

25 по длительности.

Оценка состояния канала связи по степени пакетирования ошибок осуществляется следующим образом.

Импульсы ошибок с выхода селектора

6 импульсов по длительности поступают на вход счетчика 12 числа ошибок, на вход элемента 7 запрета, разрешая прохождение импульсов тактовой частоты с

Ъ входа 23 на вход счетчика 11, а также на вход "Сброс" счетчика 8 длины защитного интервала, на счетный вход которого поступают импульсы тактовой частоты с входа 23. Сброс счетчика 8 длины защитного интервала производится по каждому импульсу ошибки и сигнал иа выходе счетчика 8 появляется в том случае; если интервал между двумя смежными импульсами ошибок превысит установленную длину защитного интервала, 45 значение которой выбирается из экспериментальной кривой распределения интервалов между ошибками в используемых каналах связи. Этот сигнал поступает на вход первого элемента 9 задержки, переводит элемент 7 запрета в состояние запрещающее прохождение импульсов тактовой частоты на вход счетчика 11 и разрешает анализ состояния счетчика

12 анализатором 13. Сигнал с прямого выхода анализатора 13, появляющийся, когда счетчиком 12 числа ошибок зафиксировано не больше одной ошибки, и означающий, что эти одиночные ошибки

Сигналы с выходов первого дешифратора 14 несут информацию о распределении длин пакетов ошибок в зависимости от числа ошибок в пакете. Это достигается благодаря тому, что первый дешифратор 14 осуществляет одновременно как дешифрацию непересекающихся зон, соответствующих определенным длинам пакетов, информация о которых поступает с разрядов

> счетчика 11, дешифрацию непересекаюшихся зон, соответствующих определенным числам ошибок в пакетах, илформация, о которых поступает с разрядов счетчика

12 числа ошибок, так и соответственновзаимный перебор дешифраций этих непересекающихся зон на совпадение.

Сигналы с выходов второго дешифратора 16 соответствуют дешифрации непересекающихся зон, охватывающих определенные длины интервалов между пакетами ошибок, информация о которых поступает с разрядов счетчика 15.

Блок 19 памяти осуществляет накапливание информации о распределении длин. пакетов в зависимостМ or числа ошибок в пакете, и информации о распределении интервалов между пакетами. Эта информация с выходов блока 19 памяти поступает в анализатор 20, состоящий из дешифраторов и элеменгов памяти, где произЬодится анализ степени пакетирования с шибок и результат появляется в

9 э 4882 вотще сигнала на одном из выходов 25, соответствующих состо. ниям канала связи по распределению импульснь<х помех и прерываний, одновременно поступая в блок 22 регистрации и в анализатор 23 на выходе которого появляется импульсный сигнал в момент изменения состояния канала связи, осу|цествляющий сброс информации в блоке 19 памяти.

Таким образом, накапливание информации блоком 19 памяти осуществляется до вынесения решения о состоянии канала связи анализатором 20, после чего цикл накапливания повторяется.

Кроме того, для оценки состояния канала связи по уровню флуктуационных помех анализаторе 20 поступает информация с выходов аналого-цифрового преобразователя 18, на вход которого сигнал поступает с выхода интегратора 17.

Результат анализа появляется в виде сигнала на одном из выходов 26, соответствующих состояниям канала связи по уровню флуктуационных помех, также одновременно поступающего в блок 22 регистрации.

Сигналы с выходов 25 используются для изменения параметров кодека, а сигналгя с выходов 26 используются для изменения параметров модема.

Техник -экономическая эффективность предлагаемого устройства заключается в повышении точности контроля состояния канала связи и возможности воздействия на параметры кодека и модема при изменениях состояния канала связи с целью обеспечения требуемой вероятности необнаружения ошибки и максимальной скорости передачи в адаптивных системах передачи дискретной информации.

Формула изобретения

Устройство для контроля канала связи с переменными параметрами, содержащее элемент запрета, последовательно соединенные первый элемент задержки, счетчик длины пакета ошибок, первый дешифратор, блок памяти, анализатор группирования ошибок и блок регистрации и последовательно соединенные второй элемент задержки, счетчик длины безошибочного интервала и второй дешифратор, выходы которого соединены с соответствующими входами блока naMHTHoTaHчающеесятем, что, с целью повышения точности контроля, в него введены счетчик длины защитного интервала, счет <кк числа orrrrr10 I 5

50 бок, япал )<затор ч

Источники информации, принятые во внимание при экспертиз .

1. Лвторское свидетельство ССС)

N: 680191, кл. Н 04 < 11/08, ) 9; 8 прототип.

Составитель E. Голуб

Редактор Е. Кинив Техред М. Надь Корректор J1. Бокшан

Заказ 2640/76 Тираж 685 П одпнсное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж- 35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгород, ул, Проектная, 4