Запоминающее устройство с автономным контролем

 

ОПИСАНИЙ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социапистическик

Рес убп п>926726 (6l ) Дополнительное к авт. свид-ву (22)Заявлено 20.05.80 (21) 2926461/18-24

Ф с присоединением заявки М (23) Приоритет

Опубликовано 07.05.82- бюллетень М 17

Дата опубликования описания 07.05.82 (51)M. Кл. (11 С 29/00

Веударатеелный кеннтет

СССР до делан нзебретенкй и еткрыткй (53) УДК 681. 327. .66 (088.8) (72) Авторы изобретения

В.К.Конопелько и П.П.Урбанович

1 (F (7l ) Заявитель

Минский радиотехнический институт (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ

КОНТРОЛЕМ

Изобретение относится к вычислительной технике и может быть использовано при создании систем памяти на базе интегральных запоминающих устройств.

Известно запоминающее устройство, в котором для автоматического исправления ошибок, возникающих в процессе хранения, подлежащие хранению данные кодируются с помощью кодов, исправляющих ошибки. При этом в устройство вводятся избыточные разряды, кодирующее и декодирующее устройства 513.

Однако в запоминающих устройствах подобного типа число контрольных разрядов, необходимых для исправления некоторого заданного числа ошибок в слове, велико и высока сложность кодирующих и декодирующих устройств.

Наиболее близким к предлагаемому является запоминающее устройство с автономным контролем, содержааее накопитель, одни входы которого сое-, динены с выходами адресного блока, другие - с выходами входного регист" ра и первыми входами сумматоров по модулю два первой группы, вторые входы которых соединены с выходами накопителя и входами блока коррекции информации, выходы которого соединены с первыми входами сумматоров по.модулю два второй группы, вторые входы которых соединены с соответствующими выходами накопителя, выходы сумматоров по модулю два первой группы соединены со входами !

3 блока определения кратности ошибок, выходы которого соединены со входа- . ми первой группы входного регистра, входы второй группы которого соединены с шинами записи информации и входами блока кодирования, а входы третьей группы входного регистра соединены с выходами блока кодирования, выходной регистр Г23.

6726 4

3 92

В известном запоминающем устрой- . стве входное слово записывается в накопитель, считывается и сравнивается со входной информацией, хранимой во входном регистре. При обнаружении несогласованных со входной информацией ошибок входное слово инвертируется и вновь записывается в накопитель, считывается и сравнивается .с инвертированной информацией, хранимой во входном регистре. При этом обнаруживаются согласованные со входной информацией ошибки. По информации о согласованных и несогласованных ошибках кодирующий блок формирует на входы первой группы входного регистра кодовое слово аддитивного кода для исправления дефектов, и входная информация, согласованная с отказами элементов памяти, помещается в накопитель. Таким образом, в за поминающем устройстве для исправления двух и более ошибок в каждом слове накопителя происходит трехкратная запись информации в накопитель и двухкратное считывание.

Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что выход одного из сумматоров по модулю два второй группы соединен со входами первой группы выходного регистра, входы второй группы которого соединены с.выходами других сумматоров по модулю два второй группы, соответствующий вход входного регистра соединен с соответствующим входом блока кодирования и шиной записи нуля.

На чертеже представлена блок-схема запоминающего устройства.

Запоминающее устройство содержит адресный блок 1, соединенный адресными шинами 2 с накопителем 3. Вхо-. ды 4 накопителя соединены с выходами входного регистра 5, входы второй группы которого соединены с шинами 6 записи информации и первыми входами блока 7 кодирования. Соответствующий вход 8 входного .регистра соединен с шиной записи нуля и соот. ветствующим входом блока кодирования. Входы 9 третьей группы входного регистра соединены с выходами блока кодирования. Выходы 10 накопителя соединены со входами блока 11 коррекции информации, вторыми входами сумматоров 12 по модулю два первой группы и вторыми входами сумматоров 13 по модулю )1ва второй группы. Первые входы сумматоров по модулю первой группы соединены с выходами входного регистра 5, Выходы сумматоров первой группы соединены со входами блока 14 определения кратности ошибки, выход 1 которого соединен со входами первой группы входного регистра. Первые входы сумматоров второй группы соединены,с выходами 16 блока 11 коррекции информации. Выходы 17 второй группы сумматоров 13 соединены со входами 18 второй группы выходного регистра. Входы 19 пер-. вой группы выходного регистра соединены с выходом одного из сумматоров второй группы. Выходы 20 выходного регистра являются выходами уст2О ройства.

Выполнение блоков 7 кодирования и коррекции информации хорошо известно. Блок 14 определения кратности ошибок может представлять собой, например, комбинационный двоичный сче гчик и дешифратор числа.

В режиме записи информации устройство работает следующим образом.

Двоичное кодовое слово x = (х„,. зо xg ° ° ° хп) x = 0 1- 1

Г

k"ûé разряд входного числа по шине записи нуля 8 записывается нуль.

Контрольные (n - k) разряды вычисляются no k разрядам, в соответствии с применяемым кодом, исправляющим с g — = (d - 1)/2 ошибок, где d - кодовое расстбяние. Из входного регистра 5 слово х через входы 4 переписывается в накопитель 3 по адресу, поступающему через шины 2 из адресного блока 1. Затем осуществляется контрольное считывание слова х из накопителя 3. Считанное слово х (х1 у х()у ° ° ° у хпу х Уу у t< ll

50 с выходов 10 накопителя поступает на первые входы сумматоров l2 первой группы, на вторые входы которых поступает информация с выходов входного регистра 5. На выходах сумматоров 12 происходит формирование век55 тора несо ласованных ошибок е = x(+) ! (+) x = (х ® х „, х0Я х,..., х„Д+ (+7 хп), где знак (+) означает сложение по модулю два. Вектор е поступает

926 726 6 в блок 14 определения кратности ошибок, где происходит определение числа несогласованных с входной инфор" мацией отказов в опрашиваемой ячейке. Если е ее О, цикл записи заканчивается.

Если е g О, в блоке !4 определяется кратность несогласованных ошибок, т.е. число разрядов t в которых информация, считанная с ячейки, не совпадает с информацией, записанной в эту ячейку. Такие ошибки называются несогласованными. В этой же ячейке могут быть и согласованные отказы t<, когда записывае" мая для хранения информация совпадает с состоянием отказавших ячеек.

Обозначим через t = й.! + t общее число отказавших элементов памяти в опрашиваемой ячейке. При записи информации возможны два случая:

1о

1 с с т„т) (, и Й

1=5 ) (. =2.

В случае 1 цикл записи заканчи« вается,так как код выбирается так,что может исправлять t = t g оши»

2 бок. В случае И блок 14 вырабатывает единичный сигнал, который поступает . на выходы 15 входного регистра 5.

В результате в последнем оказывается кодовое слово Y,,отличающееся от исходного кодового слова во всех компонентах (Y называется инверсным кодовым словом). Факт инверсии обозначается записью единичного сигнала в k-ый разряд входного регистра 5. Кодовое слово 7 помещается в накопитель 3 на место кодового слова х.

Для того, чтобы слово 1 было кодо-: вым, необходимо, чтобы используемый код с t0 = (d - 1)/2 содержал слово, состоящее иэ одних единиц, или в порождающей матрице линейного кода в приведенно-ступенчатом-виде все столбцы имели нечетное число единиц} . В результате инвертирования снова согласованные ошибки становятся несогласованными и наоборот, но число несогласованных ошибок меньгде )(- округление до целого числа в меньшую сторону. Например, при ие, чем ) (, т.е. еоаммкает слу

1 го

3S

55 чай 1 и применяемый код может ис"править это число ошибок. Таким об" разом, например, применяя код с д 3

/ можно исправить три ошибки, а кодом с d = 7 - семь ошибок.

В режиме считывания информации из ячейки накопителя 3 считываемая информация поступает на вход блока 11 коррекции информации и на вторые входы сумматоров 13 второй группы.

Блок 11 вырабатывает корректирующие сигналы в соответствии с вычисленным и дешифрированным синдромом ошибок, которые, поступая на первые входы сумматоров 13 второй группы, производят исправление несогласованных ошибок. Если производится инверсия записываемого слова, то на входы 19 .выходного регистра 18 поступает единичный сигнал,и на выходе 20 выходного регистра восстанавливается правильная входная информация.

Поясним выше сказанное с исполь зованием корректирующего кода с 45 и исправлением пяти отказов в слове (t - 5)

Возможные случаи появления пяти отказов.в ячейке (если количество отказов меньше пяти, то их коррекция производится аналогично одному иэ нижеперечисленных случаев): а) все ошибки согласованные 1

= 5, т.е. состояния отказавших элементов памяти совпадают с записываемой информацией; б) все ошибки несогласованные (t g = 5). состояния отказавших элементов памяти не совпадают с записываемой информацией;, в) одна ошибка согласованная, четыре несогласованные (t g 1, Ф я 4);

r) две ошибки согласованные, три несогласованные (tg = 2, t. !.= 3); д) три ошибки согласованные, две несогласованные (tg = 3, ty 2); е) четыре ошибки согласованные, одна несогласованная (t = 4, t y 1);

Рассмотрим процесс хранения информации в каждом иэ случаев а - е.

8 случае g информация, хранимая в отказавших элементах памяти, совпадает с состоянием этих элементов, и блок 14 определения кратности ошибок не указывает на наличие ошибок в хранимом слове.

В случае 8 при контрольном считывании в режиме записи блок 14 обнаруживает ошибки и по вектору ошибок

7 92672 е устанавливает, что несогласованных сшибок больше, чем согласованных. На выходе блока 14 появляется единичный сигнал, который, поступив на выходы 15 входного регистра 5, инвертирует кодовое слово х в кодовое слово У, которое вновь помещается в накопитель. При этом несогласованные ошибки становятся согласованными. Считывание ин- 1 формации происходит аналогично. слу" чаю б, но хранимая информация инвертируется на обратную на выходном регистре 18 единичным сигналом с

k -го разряда. 1%

В случае 6 запись информации осуществляется так же, как и в б. При этом одна согласованная ошибка (+ =

1) становится несогласованной и при считывании происходит исправление этой ошибки сигналом с блока

11 на сумматорах 13 (код исправляет одиночные и двойные ошибки, так как д = 5) с последующим инвертированием скорректированного слова сигна лом с выхода k-го разряда.

В случае 1. процесс записи-считывания информации аналогичен случаю но при считывании код с d - =5 исправляет уже ошибку кратности два.

В случае Ь процесс записи-считывания информации аналогичен случаю

Ъ, но при записи и считывании не происходит инвертирования.

В случае.6 процесс записи-считы35 вания аналогичен случаю Э, но блок

11 коррекции информации корректирует одну несогласованную ошибку.

Таким образом, предлагаемое устао ройство выполняет те же функции, что и известное, яо быстродействие предлагаемого устройства в режиме записи выше на один цикл записисчитывания. В предлагаемом устрой- . стве требуется максимум два цикла

4S записи и один цикл считывания в режиме записи информации, тогда как .в известном устройстве необходимо три цикла записи и два цикла считыва ния в режиме записи.

Формула изобретения

Запоминающее устройство с автономным контролем, содержащее накопитель, одни входы которого соединены с выходами адресного блока, другиес выходами входного регистра и первыми входами сумматоров по модулю два первой группы, вторые входы которых соединены с выходами накопителя и входами блока коррекции информации, выходы которого соединены с первыми входами сумматоров по модулю два второй группы, вторые входы которых соединены с соответствующими выходами накопителя, выходы сумматоров по модулю два первой группы соединены со входами блока определения кратности ошибок, выходы которого соединены со входами первой группы входного регистра, входы второй группы которого соединены с шинами записи информации и входами блока кодирования, а входы третьей группы входного регистра соединены с выходами блока кодирования, выходной регистр, о т л и ч а ю щ е е- . с я тем, что, с целью повышения быстродействия устройства, выход одного из сумматоров по модулю два второй группы соединен со входами первой группы выходного регистра, входы второй группы которого соединены с выходами других сумматоров по модулю два второй группы, соответствующий вход входного регистра соединен с соответствующим входом блока кодирования и шиной записи нуля. Источники информации принятые во внимание при экспертизе

1. Самофалов К.Г. и др. Структу но-логические методы повышения надежности запоминающих устройств. M., "Машиностроение",. 1976, с. 152.

2. Авторское свидетельство СССР

" 556501, кл. Q ll С 29/00, 1977 (прототип) . 926726

Составитель В.Ко

Редактор Л.Горбунова Техред И. Гайду

Корректор И.Демчик

Филиал ППП "Патент", r . Ужгород, ул. Проектная, 4

Заказ 2991/45 Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауаская наб., д. 4/5