Ассоциативный запоминающий элемент

 

Союз CosoTcKHx

Соцмалмстмчесиме

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l ) Дополнительное к авт. свид-ву

{sl)N. Кл.

G 11 С 15/00 (22)Заявлено 12.08,80 (2! ) 2972665/18-24 с присоединением заявки М (ЬеудерсткннвI1 квмнтет

СССР ае денем изобретений н атерытнЯ (23) Приоритет (53) УДК681. . 327 (088.8).

Опубликовано 15.05.82..Бюллетень М 18

Дата опубликования описания 15 05.82 (72) Авторы изобретения

А. A. Князев, В. И. Тарасенко и Ю. В. Шамин (7I ) Заявитель (54) АССОЦИАТИВНЫЙ ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ

IS

Изобретение относится к запоминающим устройствам.

Известен ассоциативный запоминающий элемент, содержащий триггер, -адресную шину, элементы управления записью, разрядные шины нуля и единицы, элементы управления считыванием, логический вход и выход ячейки, шину нулевого потенциала, инвертор, восстанавливающий вентиль, логический элемент ИЛИ-HE и параллельно соединенные передающие вентили (1 .

Недостатком известного ассоциативного запоминающего элемента является его сложность.

Наиболее близким техническим решением к данному изобретению является ассоциативный запоминающий элемент, содержащий триггер с двумя вхоштыми схемами И, две схемы И считывания информации, схему ИЛИ, схему НЕ, две . выходные схемы, И, две выходные схемы

ИЛИ, пять входных и пять выходных шин Г21

Недостатком этого ассоциативного запоминающего элемента являются невые сокое быстродействие и надежность вследствие его сложности.

1(елью изобретения является повышение быстродействия и надежности ассоциативного запоминающего элемента.

Поставленная цепь достигается тем, что в ассоциативном запоминающем элементе, содержащем триггер, элементы

ИЛИ и элементы И, причем единичный и нулевой входы триггера соединены соответственно с выходамн первого и второго элементов И, первые входы третьего и четвертого элементов И подключены соответственно к единичному и нулевому выходам триггера, второй вход третьего элемента И соединен с выходом первого элемента ИЛИ, первый sxott первого элемента И соединен с первым входом второго элемента И, выходы третьего и четвертого элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ, samoa

3 92841 которого соединен с первыми входами пятого элемента И и третьего элемента

ИЛИ, первый вход первого элемента ИЛИ подключен.к второму входу первого элемента И, вторые входы второго и четвертого элементов И объединены.

На фиг. 1 изображена структурная схема ассоциативного процессора, в котором применяется предложенный ассоциативный запоминающий элемент; на . фит. 2 — функциональная схема предложенного ассоциативного запоминающего элемента.

На фиг. 1 обозначены местное устройство управления 1, входное устройство

2, выходное устройство 3 и накопитель

4 матричного типа, который состоит из одинаковых и одинаково между собой соединенных ассоциативных запоминающих элементов 5.

Ассоциативный запоминающий элемент (см. фиг. 2) содержит триггер 6, первый 7; второй 8, третий 9, четвертый 10 и пятый 11 элементы И, первый

12, второй 13 и третий 14 элементы

ИЛИ.

На фиг. 2 обозначены первые въиоды

15 и вход 16, второй 17, третий 18, четвертый 19, пятый 20, шестой 21 и седьмой 22 входы, второй 23, третий

24, четвертый 25, пятый. 26, шестой 27 и седьмой 28 выходы ассоциативного запоминающего элемента.

В каждом столбце накопителя 4 (см. фиг. 1) седьмой 24, второй 23, шестой

3$

27 и пятый 26 (см. фиг, 2) выхоДы предыдущего ассоциативного запоминающего элемента 5 {см. фиг. 1) соединяются соответственно с четвертым 19

40 (см. фиг. 2), первым 16, седьмым 22 и вторым 17 входами следующего ассоциативного запоминающего элемента 5 (см. фиг. 1). В каждой строке накопителя 4 (см. фиг. 1) первый 15 (см. фиг. 2) четвертый 25 и третий 24 выходы пре45 дъиущего ассоциативного запоминающего элемента 5 (см. фиг. 1) соединяются соответственно с третьим 18 (см. фиг. 2), шестым 21 и пятым 20 входами последующего ассоциативного запоминающего элемента 5 (см. фиг. 1).

Предложенный ассоциативный запоминающий элемент может быть реали-. зован, например на интегральных. микрохемах серии К 104 (элементы И, ИЛИ) и К155 (триггеры).

Ассоциативный запоминающий элемент работает следующим образом. Рассмотрим работу ассоциативного за, поминающего, элемента на примере реализованного на его основе накопителя 4 (см. фиг. 1) матричного типа, входящего в ассоциативный процессор, который работает в четырех режимах, записи, чте,ния, ассоциативного поиска и поиска максимума.

Запись. Слово, которое подлежит записи, подается с входного устройства 2 (см. фиг. 1) .на выходы первой сверху строки матрицы накопителя 4 (см. фиг. Ц таким образом, что прямой ход каждого разряда подается на входы 16 (см. фиг. 2), а обратный код этого же разряда - на входы 17 элементов 5 (см. фиг. 1) соответствующего столбца накопителя 4.

На входе 20 (см. фиг. 2) элементов

5 (см. фиг. 1) первого (слева) столбца в тех же строках накопителя 4 (см. фиг. 1), в которые необходимо произвести запись, подается сигнал 1". Маскирование записи производится путем одновременной подачи сигнала "0 на входы

16 и 17 (см. фиг. 2) элементов 5 (см, фиг. 1). соответствующего столбца накопителя 4 (см. фиг. 1).

Чтение, Зля считывания содержимого некоторой строки накопителя 4 (см. фиг. 1) на вход 21 (см. фиг, 2) соответствующего. элемента 5 (см. фиг. 1) первого (слева) столбца накопителя 4 подается сигнал 1". Содержимое выбранной строки поступает на входы 24 (см. фиг. 2) элементов 5 (см. фиг . 1) последней (нижней) строки накопителя 4.

Ассоциативный поиск. Разряды признака опроса подаются с входного устройства 2 (см. фиг. 1) на входы верхней строки матрицы. накопителя 4 таким образом, что прямой код признака опроса каждого разряда подается на вход 16 (см. фиг. 2), а обратный код этого же разряда - на вход 17 элементов 5 (см. фиг. 1) соответствующего столбца матрицы. На все входы 18 (см. фиг. 2) элементов 5 (см. фиг. 1) первого стобца накопителя 4 подается сигнал "1"..

Маскирование .опроса производится путем подачи сигнала 1 на входы 22 (см. фиг. 2) элементов 5 (см. фиг. 1) соответствующих столбцов накопителя 4.

При этом сигнал "1 появляется на выходах 15 (см. фиг. 2) элементов 5 (см. фиг. 1) последнего столбца в тех и толко тех, строках накопителя 4 (см. фиг. 1), в которых содержимое всех незамаскированных разрядов сов9284 15 падает с кодами соответствующих разрядов признака опроса. Поиск максимума. Поиск максимума производится с помощью параллельного по словам и последовательного по раз- 5 рядам (начиная со старших разрядов) содержимого накопителя 4 (см. фиг. 1). для реализации данного алгоритма достаточно подать сигнал 1 на входы

16 (см.;фиг, 2) элементов 5 (см. фиг.1)1о первой cTpoKBHHBBxoabI 18 (см. фиг. 2) всех элементов 5 (см. фиг. 1) первого столбца, а в тех столбцах, которые должны быть замаскированы, на входы 22 (см. фиг. 2) соответствующих элементов

5 (см. фиг. 1) подается сигнал "1".

По окончании переходных процессов сигнал 1" появляется на выходах 15 (см. фиг. 2) элементов 5 (см. фиг. 1) последнего столбца и в .тех и только . тех строках накопителя 4, s которых информация в незамаскированных разрядах,: рассматриваемая как двоичные числа в позиционной системе счисления, имеет максимальное значение.

Технико-экономическое преимущество . ассоциативного запоминающего элемента заключается в снижении количества входящих в него логихеских элементов и связей, пд сравнению с известным уст- 3О ройством, за счет чего повышается надежность и быстродействие предложенного элемента.

Формула иэобре тения

Ассоциативный запоминающий элемент, содержащий триггер, элементы ИЛИ и элементы И, причем единичный и нулевой входы триггера соединены соответственно с выходами первого и второго элементов

И, первые входы третьего и четвертого элементов И подключены соответственно к единичному нулевому выл одам триггера, второй вход третьего элемента И соединен с выходом первого элемента ИЛИ, первый вход первого элемента И соединен с первым входом второго элемента . И, о т л и ч а ю m и и с я тем, что, с целью повышения быстродействия и на дежности ассоциативного запоминающего .

- элемента, в нем выходы третьего и четвертого элементов И подключены соответственно к первому и второму входам второго элемента ИЛИ, выход которого соединен с первыми входами пятого элемента И и третьего элемента ИЛИ, первый вход первого элемента ИЛИ подключен к второму входу первого элемента И, вторые входы второго и четвертого элементов И обьединены.

Источники информации, принятые во внимание при экспертизе

1. Авторское, свидетельство СССР

Ж 513393, кл. Q 11 С 15/00, 1975.

2..Авторское свидетельство СССР

Ж 478297, кл. 6 06 8 1/00, 1975 (прототип ) .

9284 15

Составитель Т. Зайцева

Редактор О, Персиянцева Техред С.Мигунова Корректор Г.Огар

Заказ 3248/64 Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 филиал ППП "Патент", r, Ужгород, ул. Проектная, 4