Умножитель четверичный инжекционного типа

 

О П И С А Н И Е ()928651

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиик

Социалистичесник

Республик

4.«д:Ф (6I) Дополнительное к авт. свнд-ву (22)Заявлено 18.06.80 (21) 2987101/18-21 (53)М. Кл. с присоединением заявки ¹

Н 03 К 19/1)91 Ъвударстеенньй квинтет

СССР (23) Приоритетав делам нзобретеннй н вткрытнй

Опубликовано 15 ° 05 82. Бюллетень № 18 (53) УД К621. 375. .083(O88.8) Дата опубликования описания 15.05.82 (72) Авторы изобретения

Л.В.Вариченко, З.Д.Коноплянко и М.А;Раков

i. а

С

t г

М

Физикс-механический институт АН Украинской CCP " - ---.„:, (7!) Заявитель (54) УИНОЖИТЕЛЬ ЧЕТВЕРИЧНЫД

ИНЖЕКЦИОННОГО ТИПА

Изобретение относится к логическим схемам, а именно к умножителю четверичного инжекционного типа..

Известен универсальный многозначный логический элемент инжекционного типа, -содержащий блок дискриминаторов с регулируемыми порогами срабатывания, дополнительные транзисторы и выходной многовходовый сумматор (1 1.

Недостаток устройства — узкие функциональные воэможности.

1О

Известен также универсальный многозначный логический элемент ижекционного типа, содержащий два входных многоканальных блока дискриминаторов, 15 состоящих из многоколлекторных отражателей тока и пороговых транзисторов, дополнительные транзисторы, многовходовые сумматоры токов и выходной отражатель тока (2 ).

Недостатком известного устройства являются узкие функциональные возможности, так как оно выполняет только логические операции и, следова" тельно, не формирует сигнал переноса.

Цель изобретения — расширение функциональных возможностей устройства, т.е. выполнение функции ум- ножения по модулю 4 с формированием сигналов произведения и переноса.

Для достижения поставленной цели в умножитель четверичный инжекционного типа, содержащий два дискриминатора, состоящие иэ трехколлекторных отражателей тока, базы которых подключены ко входам устройства, а коллекторы - к базам пороговых транзисторов, в первом канале первого дискриминатора коллекторы порогового транзистора соединены со входами первого трехвходового сумматора тока, во втором канале первого дискриминатора два коллектора порогового транзистора соединены со входами двухвходового сумматора тока, а третий коллектор соединен с базой первого дополнительного транзистора, 3 92865

1о

2О

25 зо

45

55 три коллектора которого подключены к входам первого трехвходового сумматора тока, в третьем канале первого дискриминатора три коллектора порогового транзистора соединены со входами второго трехвходового сумматора тока, а четвертый коллектор соединен с базой второго дополнительного транзистора, два коллектора которого соединены с входами двухвходового сумматора тока, первые коллекторы пороговых транзисторов второго и третье>о каналов второго дискриминатора подключены соответственно к базам третьего и четвертого дополнитепьных транзисторов, первые коллекторы которых подключены соответ-; ственно к второму и первому коллекторам пороговых транзисторов первого и третьего каналов второго дискриминатора, первый и вторые коллекторы пороговых транзисторов первого, второго и третьего каналов второго дискриминатора подключены к базам пятого, шестого и седьмого дополнительных транзисторов, эмиттеры которых подключены соответственно к первым, вторым и. третьим выходам каналов трех-. входовых и двухвходового сумматоров тока, а коллекторы через выходной отражатель тока подключены к выходу произведения устройства, введены два транзистора формирователя переноса, база первого транзистора формирователя переноса подключена. соответственно к пятому и третьему кол. лекторам пороговых транзисторов третьих каналов первого и второго дискриминаторов, база второго транзистора формирователя переноса подключена соответственно к иетвертому и. третьему коллекторам пороговых транзисторов вторых каналов первого и второго дискриминаторов, коллекторы транзисторов формирователя переноса через дополнительный отражатель тока подключены к выходу переноса устройства, дополнительные коллекторы первого и второго дополнительных транзисторов подключены соответственно к базам пороговых транзисторов вто" рого и третьего каналов первого дискриминатора, дополнительные коллекторы третьего и четвертого дополнительных транзисторов подключены к базам пороговых транзисторов третьего и ! второго каналов второго дискриминатора.

1 Д

На чертеже представлена электрическая схема четверичного умножителя инжекционного типа.

Устройство содержит первый дискриминатор 1. с регулируемыми при помощи источников 2-4 тока инжекторов

0,5 1,5 2,5 порогами срабатывания, входной отражатель тока 5 и пороговые многоколлекторные транзисторы

6-8, входящие в состав первого дискриминатора, трехвходовые .и двухвходовые сумматоры 9-11 с регулируемыми инжекторами тока 12-19 с весами, равными 1, 2, 3, 2,2 и 3, 2, 1 соответственно, первый и второй допол-, нительные транзисторы 20 и 21с инжекI торами тока 22 с весами, равными единице, второй дискриминатор 23 с регулируемыми порогами срабатывания

24-26, с весами 0,5 1,5, 2,5 соответственно, входной отражатель тока, 27 и пороговые транзисторы 20-30, входящие в состав второго дискриминатора, вход второго дискриминатора

23 подключен ко второму входу 31 устройства, пятый,,шестой и седьмой дополнительные транзисторы 32-34 с инжекторами 22 с единичными весами, вход первого дискриминатора 1 подключен к первому входу 35 устройства, выход произведения 36 и выход переноса 37, первый транзистор 38 форми рователя переноса 39 и второй транзистор 40 формирователя переноса 39 инжекторами 22 с единичным весом, два инжектора 41 и 42 с весами, равными трем, два инжектора 43 и 44 с весами, равными двум, два выходнь>х отражателя тока 45 и 46, второй и третий дополнительные транзисторы

47 и 48.

Устройство работает следующим образом.. В исходном состоянии на входы

35 и 31 не поступают входные сигналы Х и Х . В этом случае входные отражатели тока 5 и 27 закрыты в обоих дискриминаторах, ace пороговые транзисторы 6-8, 28-30 открыты вследствие йнжектирования тока в их базы инжекторами 2-4, 24-26. Через эмиттер-коллекторные переходы пороговых транзисторов первого репродукционного контроллера протекают токи инжекторов 12-19, а также 22, поэтому все транзисторы выходных сумматоров тока 9-11 и дополнительные транзисторы 20, 21, 32-34, 47 и 48 закрыты.

ХХ

2 0

Таблица 2 с сумматоров 9-11, равный резуль4о тату умножения по модулю 4.

Результат переноса (ункция . (табл.2}f>, формируется только в случае следующих сочетаний четверичных чисел: (22 >, (32), <23>, <337.

45 Поэтому, если на входах 31 и 35

Хг 0

0

5 9

Закрыты также транзисторы 38 и 40 формирователя переноса. В результате на выходах 36 и 37 устройства токовый сигнал равен нулю.

Входные величины представляют собой Е-значение четверичные числа, представленные четверичным кодом с помощью логических уровней тока.

Работа полного умножителя четве-. ричных чисел описывается таблицами истинности, соответственно для результата умножения по тиос 4 для двух одноразрядных чисел - табл.1 и для результата переноса - табл.2.

Таблица 1

Если на входы 31 и 35 поступают ходые токи 1ц, соответствующие

28651 б одному из 1: кодовых значений (3 /Г; =

= 0,1,2,3 ), в зависимости от их величины срабатывают .те из транзисторов 6-8, 28-30 (закрываются), для которых выполняется условие J1,„- 3т где 3 „- входной ток, 3 - ток i-ro т инжектора 2-4, 24-26, задающего порог срабатывания пороговых транзисторов 6-8, 28-30 в первом и втором дискриминаторах 1 и 23 (3 .ф,5,1,5, э ь е

2,51) .В базы I-го группы транзисторов сумматоров тока 9-11 втекают токи соответствующих инжекторов. Одновременно открываются все предыдущие первые, вторые, третьи и четвертые дополнительные транзисторы 20, 21, 47, 48, так как в их базы втекают токи инжекторов 22 с весами, равными единице, отключая тем самым от

20 баз предыдущих групп транзисторов выходных сумматоров тока 9-11 инжекторы. Транзисторы, входящие в состав

1-ой группы, открываются и на пятые, шестые и седьмые дополнительные транзисторы 32-34 поступают соответствующие сигналы от данной i-ой группы транзисторов. К выходу устройст ва подключен тот сигнал, для прохождения которого открыт один из допол30 нительных транзисторов 32-34. От инжектора. тока 41 вычитается ток коллектора, которыи ограничен величинои тока, задаваемой с группы выходных сумматоров 9-11 тока. Остаток инвертируется выходным зеркальным отражателем тока 45 и от тока инжектора вычитается данное значение тока, а на выход умножителя поступает сигнал репродукционных контроллеров 1 и

23 появляются данные сочетания, происходит отбирание тока от инжекторов тока 22, включенных в базы тран" зисторов 38 и 40 формирователя переноса и возникновение результата переноса на выходе 37 устройства.

Рассмотрим пример умножения двух четверичных чисел с помощью пред" лагаемого устройства. Пусть Х 2, Х2=3. В таком случае на вход 35 поступает 3 в =2, а на вход 31 - 3 =

=3. В первом дискриминаторе входной

928651 отра><атель тока 5 инвертирует эна" чение1щ„и закрывает пороговые транзисторы 6 и 7. Транзистор 8 остается открытым, так как для него ах„(1 =

=2,5. В результате открывается тран- s эистор. 20, так как в его базу втекает ток инжектора 22. Токи инк<екторов 12"14 теперь отбираются эмиттерколлекторными переходами транзистора 20. Так как первый коллектор тран- 10 зистора 20 соединен с базой порогового транзистора 6, происходит релаксационное закрывание транзистора

7. Это объясняется следующим процессом. Когда транзистор 7 начинает 15 закрываться в момент превышения 3 < над значением т=1,5 транзистор" 20 начинает открываться за счет вте-. кания тока инжектора 22 в базу. Но при этом начинает отбирать ток его 20 первый коллектор и чем больше закрывается .транзистор 7, тем больше ток отбирает от инжектора 3 транзистор 20.

Процесс нарастает лавинообразно, приводя к релаксационному переклю- 25 чению данной пары транзисторов 720.

При этом в двухвходовом сумматоре

10 открыты оба выходных отражателя тока и на восходы 1 и И! сумматора пос- зо тупают инвертированные сигналы инжекторов токов 15 и 16 с весами,, равными 2 °

О

В то же BpeMR Bo BTQpoM дискриминаторе закрыты все пороговые транзисторы 28-30, так какJ<=-3 и входной отражатель тока отбирает своими коллекторами токи инжекторов 24-26.

При этом открываются транзисторы 48 и О

47, приводя дополнительные транзисторы 33 и 34, в закрытое состояние.

Открыт только транзистор 32, через который отбирается ток, задаваемый двухвходовым сумматором тока, величина которого равна уровню логической двойкй. Так как инжектор 41 имеет вес, равный 3, то из тока инжектора вычитается ток, равный 2, а ток, втекающий в базу выходного отражателя тока 45,. равен 1. При этом от инжектора 42 (вес его 3) вычитается ток, равный 1, и на выход поступает значение 2. Таким образом, из, табл.! видно, что в результате срабатывания устройства получено значение f, которое совпадает со значе нием таблицы истинности для Функции умножения по модулю четыре.

Если аналогичным образом иэменитьзначения Х и Х на входах устройства, пробегал все множество значений возможных совокупностей, получим.на выходе 36 устройства все множество значений таблицы истинности (табл.l) функции умножения повод 4, что доказывает, что данное устройство является четверичным умножителем.

Процесс формирования переноса (табл.2) Функция 1, для сигналов

)(=2, Х =3 заключается в следующем.

В момент прихода сигнала Х< =2 на вход 35 устройства открывается входной отражатель тока 5 и значение двойки инвертируется так, что транзистор 5 своими коллекторами отбирает - полностью токи инжекторов 2 и 3. Транзисторы 6 и 7 при этом закрываются. В результате закрывания транзистора 7 от инжектора тока 22 включенного в базу транзистора 40, на отбираетсл ток. В то же время, в результате поступления сигнала Xz=3 на вход 31 устройства транзистор 27 открыт, а транзистор 29 закрыт и ток инжектора 22, включенного в базу транзистора 40 инвертируется последним, вычитая из тока инжектора 43 (вес его равен 2) ток, равный l. В результате на выходе 37 получим значение 1, что соответствует таблице йстинности для функции переноса fg (табл.2) для совокупности входных значений Х =2, Х =3

В результате полного перебора всех возможных сочетаний значений Х . и Х

< можно показать, что устройство реали зует всю таблиЦу истинности для Функции переноса f< (табл.2).

Таким образом, предлагаемое устройство является полным четверичным умноиителем одноразрядных чисел.

Кроме того, введение связей первого, второго, третьего и четвертого дополнительных транзисторов с пороговыми транзисторами входного дискриминатора позволяет выровнять задержки цепочек включения и выключения (и устранить воэможность гонок в вычислительных многозначных структу1рах, что важно в случае конвейерного режима (синхронного конвейера) работы последней.

Формула изобретения

Умножитель четверичный иниекционного типа, содержащий два дискри9 9286 минатора, состоящие иэ трехколлекторных отражателей тока, базы которыхподключены к входам устройства, а коллекторы - к базам пороговых транзисторов, в первом канале первого дискриминатора коллекторы порогового транзистора соединены с входами первого трехвходового сумматора тока, во втором .канале первого дискриминатора два коллектора порогового тран- о зистора соединены с входами двухвходового сумматора тока, а третий коллектор соединен с базой первого дополнительного транзистора, три коллектора которого подключены к вхо- >s дам первого трехвходового сумматора тока, в третьем канале первого дискриминатора три коллектора порогового транзистора соединены с входами второ го трехвходового сумматора тока, а 2Q четвертый коллектор соединен с базой второго дополнительного транзистора, два коллектора которого соединены с входами двухвходового сумматора тока, первые коллекторы пороговых транзис- 2s торов второго и третьего каналов второго дискриминатора подключены соот,ветственно к базам третьего и четвертого дополнительных. транзисторов, первые коллекторы которых подключены so соответственно к второму. и первому коллекторам пороговых транзисторов первого и третьего каналов. второго дискриминатора, вервый и вторые коллекторы пороговых транзисторов первого, второго и третьего каналов второго дискриминатора подключены к базам пятого, шестого, и седьмого дополнительных транзисторов, эмиттеры которых подключены соответственно к первым, вторым и третьим выхо51 10 дам каналов трехвходовых и двухвходового сумматора тока, а коллекторы через выходной отражатель тока подключены к выходу произведения устройства, отличающийся тем, что, с целью расширения функциональных возможностей устройства, в него введены два транзистора формирователя переноса, база первого транзистора формирователя переноса подключена соответственно к пятому и третьему коллекторам пороговых транзисторов третьих каналов первого и второго дискриминаторов, база второго транзистора формирователя переноса подключена соответственно к четвертому и третьему коллекторац пороговых транзисторов вторых каналов первого и второго дискриминаторов, коллекторы транзисторов формирователя переноса через дополнительный отражатель тока подключены к выходу переноса устройства, дополнительные коллекторы первсьго и второго дополнительных транзисторов подключены соответственно к базам пороговых транзисторов второго и третьего каналов первого дискриминатора, дополнительные коллекторы третьего и четвертого дополнительных транзис" торов подключены к базам пороговых транзисторов третьего и второго каналов второго дискриминатора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР по 3 явке Г" 2681131/18-21, кл. Н 03 К 19/08, 1978.

2. Авторское свидетельство СССР по заявке 4" 2915237/18-21, кл. Н 03 К 19/091, 1980.

928651

Составитель А.Янов

Техред А", Бабинец Корректор М.Народи

Редактор Т.Веселова

Филиал ППП "Патент", г.ужгород, ул.Проектная, >

Заказ 3284/76 Тиран< 954 Подписное ,ВНИИПИ. Государственного комитета СССР по делам изобретений и открытий

113035, Москва,,8-35, Раушская наб., д."/5