Буферный логический элемент и @ л типа

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (1)980289 (61) Дополнительное к авт. свид-ву (22) Заявлено 25 ° 06. 81 (21) 3307097/18-21 с присоединением заявки ¹ (23) Приоритет

Опубликовано 0712.82. Бюллетень №45

Дата опубликования описания 07. 12. 82

1И) М. Кл.з

Н 03 К 19/091

Государственный комитет

СССР но делам изобретений н открытий (53) УДК 621. 374 (088. 8) Л.К. Самойлов, Ю.И. Рогоэов и С.П. Тяжкун. (72) Авторы изобретения

Таганрогский радиотехнический институт - им,. Б. Д ..Калмыкова --"-... / (71) Заявитель (54) БУФЕРНЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ И Л-ТИПА

Изобретение относится к микроэлектронике и может быть использовано для обеспечения согласовани по логическому уровню микросхем И Л-типа с микросхемами ТТЛ, ДТЛ и т.д.

Известен выходной каскад цифрового логического элемента, изготовленного методом интегральной технологии и использованием инжекции, содержащий три и-р-и-транзистора и два резистора. Первый многоколлекторный

n — р-п-транзистор является усилителем тока, первый коллектор второго и-р-и-транзистора соединен с базой третьего и- ð-и-транзистора и первым выводом резистора, второй вывод которого соединен с источником питания и выводом второго резистора, второй вывод последнего соединен с коллектором третьего n-p-n-транзистора, эмиттер которого соединен с вторым коллектором второго n — p-n-транзистора и выходной шиной (1).

При изменении полярности входного сигнала второй транзистор закрывается, третий — открывается. При этом нагрузочная способность устройства ограничивается резистором в цепи третьего транзистора. Уменьшение этого резистора приводит к увеличению потребляемой мощности в режиме короткого замыкания. Кроме того, наличие резисторов в схеме увеличивает площадь, занимаемую устройством на кристалле °

Наиболее близким к предлагаемому является устройство согласования уровня выходного сигнала И Л-элемен10 тов содержащее четыре и-р-и-транзистора и три р-п-р-транзистора, причем один из них является источником тока (инжектирующим транзистором) для первого и шестого двухколлекторных и-р-и-транзисторов (2).

Однако величина выходного тока определяется током базы второго транзистора и его коэффициентом усиления по току, что затрудняет изготовление

20 выходного каскада, так как в случае изготовления второго транзистора с коэффициентом усиления по току большим, чем расчетная величина, в режиме короткого замыкания мощность, вы25 деляемая на нем, превышает допустимую величину, что может привести к выходу из строя этого транзистора.

Таким образом, недостатком известного устройства является низкая нагрузочная способность.

980289

Цель Изобретения — повышение нагруэочной способности логического буферного элемента, а также снижение мощности, потребляемой элемен тов в режиме короткого замыкания.

Для достижения поставленной цели 5 в элемент, содержащий четыре и-p-n и три р-п-р-транзистора, причем эмиттеры первого и второго р-и-р-тран зисторов соединены с первой шиной питания, коллектор первого р-и-ртранзистора соединен с базой первого п-р-п-транзистора, эмиттер которого соединен с первым коллектором второго n-p-п-транзистора, эмиттер которого соединен с шиной нулевого потен- 15 циала, с эмиттером третьего и четвертого и-р-и-транзисторов и базой третьего р-n-p-транзистора, эмиттер которого соединен со второй шиной питания, а коллекторы соединены,со- щ ответственно с базами третьего и четвертого n-p-n — òðàíçèñòîðoâ, первый коллектор четвертого и-р-и-транзистора соединен с базой третьего и-р-птранзистора, первый коллектор которого соединен с базой первого р-и-ртранзистора, база четвертого п ð-птранзистора соединена с входной шиной, ввецены пятый, шестой n-p-птранзисторы и четвертый р-п-р-тран- 30 зистор, база которого соединена с шиной нулевого потенциала, эмиттером пятого и шестого и-р-и-транзисторов база пятого n-p-n-транзистора соединена с коллектором четвертого р-п-ртранзистора, эмиттер которого соединен с первым коллектором третьего р-и-р-транзистора и вторым коллектором четвертого п-р-п-транзистора, третий коллектор которого соединен со вторым коллектором третьего р-и-р- 40 транзистора, с базой и вторым коллектором второго .n-p-п-транзистора, база и коллектор второго р-и-р-транзистора объединены с базой первого р-и-р транзистора и коллектором пер- 45 вого п-р-п-транзистора, база которого соединена с выходной шиной и коллектором шестого n-p-n-транзистора, база которого соединена с входной шиной, коллектор пятого и- п-транзистора соединен с базой и вторым коллектором третьего и-р-и-транзистора. ! °

На чертеже представлена электрическая принципиальная схема буферно-! го логического элемента И Л типа.

Элемент содержит первый 1, второй

2, третий 3 р-п-р-транзисторы, первый 4, второй 5, третий б, четвертый

7, пятый 8, шестой 9 и-р и-транзис- 0 торы и четвертый р-и-р-транзистор 10.

База четвертого и-рп-транзисто ра 7 соединена с входом элемента

И Л-типа и первым коллектором третьего р-и-р-транзистора 3, первый 65 коллектор четвертого и-р-и-транзистора 7 соединен с эмиттером четвертого р-п-р-транзистора 10 и вторым коллектором третьего р-и-р-транзистора 3. Так как коллектором четвертого р-и-р-транзистора 10 является база пятого и-р-и-транзистора 8, то четвертый р-п-р и пятый n-p-n-транзисторы 10 и 8 образуют логическую схему, выполняющую функцию линии задержки. Второй коллектор четвертого и-р-п-транзистора 7 соединен с третьим коллектором третьего р-п-р-транзистора 3, коллектором пятого и-p-птранзистора 8, а также с объединенными коллектором и базой. третьего и-р-и транзистора б, второй коллектор третьего n-p-и-транзистора б соединен с базой и коллектором второго р-и-ртранэистора 2, с коллектором первого и-р-и-транзистора 4 и базой первого р-и-р-транзистора 1, эмиттер первого и-р-и-транзистора 4 соединен с первьаы коллектором второго п-р-п-транзистора 5, база которого соединена с вторым коллектором второго и-р-итранзистора 5, .третьим коллектором четвертого .и — р-и-транзистора 7 и четвертым коллектором третьего р-и-ртранзистора 3, база первого и-р-итранэистора 4 объединена с коллекторами первого р-n-p и шестого n — p-итранзисторов 1,9 и выходной шиной, эмиттеры первого и второго р-и-ртранзисторов 1 и 2 соединены с первым высоковольтным источником питания, база первого и-р-и-транзистора 4 соединена с входной шиной, эмиттер третьего р-и-р-транзистора 3 соединен со вторым источником напряжения.

Эмиттеры второго, третьего, четвертого, пятого и шестого и-р-и-транзисторов 5-9 объединены с базами третьего и четвертого р-п-р-транзисторов 3,10 и шиной нулевого потенциала.

Логический элемент работает следующим образом.

Допустим, на входе элемента находится сигнал 0 . В этом случае ток, инжектируемый третьим р-и-ртранзистором 3 в базы четвертого и шестого и-р-и-транзисторов 7 и 9, ответвляется на входную шину, поэта- му четвертый и шестой и — р-и-транзисторы 7 и 9 закрываются, а ток, инжектируемый третьим р-и-р-транзистором 3 в базу пятого и-р-и-транзистора 8 через четвертый р-п-р-транзистор 10, приводит к отпиранию пятого и-р-и-транзистора 8, который через свой коллектор отбирает ток с базы третьего n-p-n-транзистора б, поэтому последний запирается. При этом первые и-р-п и р- n-p-транзисторы 4 и 1 открываются. На выходе элемента появляется потенциал En -U нс,с, ко980289 торый соответствует логической единице.

Пятый n-p-n-транзистор 8 представляет собой токовый повторитель, ограничивающий ток через второй p-n-p и первый и-p-n-транзисторы 2 и 4.

Использование токового повторителя позволяет исключить из рассматриваемой схемы ограничивающие резисторы.

В этом случае через первый и второй и-р-и-транзисторы 4 и 5 протекает ток,10 достаточный для отпирания первого р-и-р-транзистора 1.

При изменении значения входного сигнала на логическую единицу открываются четвертый и шестой n — p-n-тран- 15 зисторы 7 и 9. Отпирание четвертого и-р-и-транзистора 7 приводит к запиранию пятого и-p-n-транзистора 8, при этом третий и-р-и-транзистор 6 не открывается, так как ток, инжекти- Щ руемый третьим р-п р-транзистором 3 в базу третьего n — р-и-транзистора 6, ранее отбираемый в коллектор пятого и-р-и-транзистора 8, отбирается четвертым и-р-и-транзистором 7..3апирание второго и-p-n — транзистора 5 и отпирание шестого и-р-и-транзистора 9 приводит к запиранию первого и-р-итранзистора 4, что, в свою очередь, приводит к запиранию р-и-р-транзисто- Зо ра 1. На выходе логического элемента устанавливается вхо м и уровень напряжения 9cenoci соответствующий логическому нулю, при этом разряд емкости нагрузки происходит ерез открытый транзистор 9 °

При изменении значения входного сигнала с 1 на 0 происходит заряд емкости нагрузки, причем время заряда определяется не только величиной нагрузочкой емкости, но и величи- 4О ной тока заряда, т.е. током, который течет через первый р-п р-транзистор 1.

Для увеличения этого тока в момент изменения входного сигнала на короткое время включается третий и-p-n- 45 транзистор 6, который позволяет задать начальную величину базового тока первого и-р-и-транзистора 1 выше, нежели в стационарном режиме. Ограничение величины этого тока осуществля- 5Q ется путем использования токового повторителя. Время задания импульса тока в базу третьего и-р-и-транзистора 6 определяется временем переключения четвертого р-и р и пятого и-р-и-тран- 55 зисторов 10 и 8.

Более высокая нагрузочная способность объясняется следующим. Выходной ток первого р-и-р-транзистора 1 в момент формирования переднего фронта .выходного импульса задается больТаким образом, при установлении на входе элемента И Л-типа логического нуля запираются четвертый и шестой

n-p-n-транзисторы 7 и 9, учитывая, .что до этого момента времени пятый и-р-и-транзистор 8 закрыт и ток, инжектируемый третьим р-и-р-транзистором 3, поступает в базу: пятого и-р-итранзистора 8 р и р- 6S транзистор 10. Следовательно, пятый п-р и-транзистор 8 открывается с задержкой и в течение времени задержки на базе третьего и-р-и-транзистора б имеется единичный сигнал, который открывает третий и-р-и-транзистор 6.

Ток, который течет через третий и-р-и и второй р-п-р-транзисторы б и 2, обеспечивает импульс тока в базу первого р-и-р-транзистора 1, который открывается. Открываются также первый и второй n-p-n-транзисторы 4 и 5.

После отпирания пятого и-р-и-транзистора 8 ток, инжектируемый третьим р-и-р-транзистором 3 в базу третьего и-р-и-транзистора б, отбирается в коллектор пятого n-p-n-транзистора 8, при этом третий и-р-и-транзистор б закрывается, однако ток, протекающий через второй р-п-р, первый и второй и-р-и-транзисторы 2,4 и 5, обеспечивает открытое состояние первого и-р-итранзистора 1.

Таким образом, путем формирования тока в базу первого р-и-р транзистора 1 увеличивается ток, протекающий через этот транзистор, а следовательно, увеличивается и нагрузочная способность данного элемента.

Немаловажным достоинством предлагаемого элемента является снижение потребляемой мощности в режиме короткого замыкания. Если на выходе элемента имеется Ед„-U è происходит короткое замыкайие, то в первую очередь закрывается первый и-р-и-транзистор 4, поэтому в стационарном режиме через второй р-и-р-транзистор

2 ток не протекает, что приводит к запиранию первого р-и-р-транзистора

1. Если короткое замыкание длительно, то при изменении входного сигнала с 1 на 0 открывается третий и-р-и-транзистор 6, что приводит к отпиранию первого р-и-р-транзистора

1 на время, равное максимальному требуемому фронту нарастания выходного сигнала. Поэтому ток, протекающий через первый р-и-р транзистор 1, является импульсным и не может привести к выходу из строя этого транзистора.

В случае, если на входе элемента длительное время будет О, то в режиме короткого замыкания мощность, выделяемая на первом р-и-р-транзисторе 1, равна нулю.

Таким образом, предлагаемый буферный элемент по сравнению с известным имеет более высокую нагрузочную способность и потребляемая ею мощность в режиме короткого замыкания снижается более чем в 10 раз.

980289 шим током коллектора третьего и-р-n= транзистора б, а выходной ток, формирующий вершину импульса, задается значительно меньшим током коллектора второго и-р-и-транзистора 5.

Таким образом, первый и-р-и-тран- 5 зистор 4 при коротком замыкании не открывается и через первый р-и-ртранэистор 1 протекают импульсы тока со скважностью 10 и более.

При такой скважности бескорпусные 3Q ,транзисторы и транзисторы в полупроводниковых схемах могут припускать импульсные токи, превышающие постоян ные в 2-5 раэ.

Итак, предлагаемый элемент позво- 15 ляет увеличить нагрузочную способность по сравнению с известным за счет использования импульсных параметров выходного транзистора. При коротком замыкании такой элемент не толь- 2р ко не выходит из строя, но и рассеивает меньшую мощность, чем известный.

В результате элемент И Л-типа отличается более высокой эксплуатацией, надежностью, а большая нагрузочная 25 способность эквивалентна сокращению числа микросхем в цифровой системе, что сказывается на массе, габаритах„ ,потребляемой мощности, надежности и стоимости системы.

Формула. изобретения и

Буферный логический элемент И Л-ти па, содержащий первый, второй и треS тий р-п-р-транзисторы, первый, второй, третий и четвертый n — р-п-транзисторы, причем эмиттеры первого и второго р-и-р-транзисторов соединены с первой шиной питания, коллектор первого р-п-р-транзистора соединен с базой первого п ð-п-транзистора, эмиттер которого соединен с первым коллектором второго п-р-п-транзистора, эмиттер которого соединен с шиной 45 нулевого потенциала, с эмиттером третьего, четвертого и-р-и-транзисторов и базой третьего р-п-р-транзистора, эмиттер которого соединен с второй шиной питания, а коллекторы соединены соответственно с базой третьего и четвертого п-р-п-транзисторов, первый коллектор четвертого и-р-итранэистора соединен с базой третьего п-р-п-транзистора, первый коллектор которого соединен с базой первого р-п-р-транзистора, база четвертого и-р-и-транзистора соединена с входной шиной, отличающийся тем, что, с целью повышения нагрузочной способности, в него введены пятый, шестой и-р-и-транзисторы и четвертый р-п-р-транзистор, база кото= рого соединена с шиной нулевого потенциала, эмиттером пятого и шестого п-р-п-транзисторов, база пятого и-р-итранзистора соединена с коллектором четвертого р-п-р-транзистора, эмиттер которого соединен с первым коллектором.третьего р-и-р-транзистора и вторым коллектором четвертого и-р-итранзистора, третий коллектор которого соединен с вторым коллектором третьего р-n-p-транзистора, с базой и вторым коллектором второго n-p-птранзистора, база и коллектор второго р-п-р-транзистора обЪединены с базой первого р-и-р-транзистора и коллектором первого п-р-п-транзистора, база которого соединена с выходной шиной и коллектором шестого и-p-n-транзистора, база которого соединена с входной шиной, коллектор пятого и-р-итранзистора соединен с базой и вторым коллектором третьего n-p-и-транзис тора.

Источники информации, принятые во внимание при экспертизе

1. Патент ФРГ Р 2907597, кл. Н 03 К 19/08, 1979.

2. Аваев Н.А. и др. Большие интегральные схемы с инъекционным питанием.

M. Советское радио,. 1977, с. 187, рис. 4.20 (прототип) .

980289

Составитель А. Янов

Редактор М. Рачкулинец Техред А ° Бабинец Корректор М. Шароши

Заказ 9381/48 Тираж 959 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал 1М1П Патент, г . Ужгород, ул. Проектная, 4