Аналого-цифровой преобразователь
ОП ИСАНИЕ
ИЗО6РЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.Союз Соаетсиии
Социалистические республик
Опубликовано23.05.82. Бюллетень № 19 Дата опубликования описания 23.05.82 (5! )М. Кл. Н 03 К 13/17 Ьеудаустеаивй кенитет СССР ао делен изебретеиий и етерытвй ф53) УД К681.326(088.8) В. В. Дмитриев и М.М. Седых (72) Авторы изобретения Горьковский политехнический институт им. А. КшИтова k, (7l) Заявитель (54) АНАЛОГО -ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к импульсной технике. Известен аналого-цифровой npeospsaoватель, содержащий последовательно со единенные операционный усилитель, блок сравнения, выполненный на транзисторах, генератор переменной частоты, однодекадный счетчик, выполненный йа тригге рах, цепочечный делитель, блок задержки, состоящий нз двух параллельных цепей, каждая из которых содержит конденсатор и два переключаемых нолевых транзистора, выход схемы задержки соединен с неинвертируюшим входом операционного усилителя, входы операционного усилителя подключены к входным шинам, на которые подается аналоговый сигнал положительной и отрицательной полярности, однодекадный счетчик на триггерах ис>-. пользуется в цепи рециркуляции для преобразования аналогового сигнала в десятичный код $15. Недостатком известного устройства является низкое быстродействие. Известен аналого-цифровой преобразователь, содержащий синхронизатор, ход которого соединен с управляющим: входом первого переключателя, первый информационный вход которого подкгпоS чен к входной шине, а второй информационный вход и выход первого переклю чателя соединены с целью рециркупяпии, содержащий блок сравнения и линию эа 10 держки, %сод делителя мощности coeNrнен с выходом переключателя, первый выход делителя мощности подключен к первому входу дополнительного блока сравнения, выход дополнительного одноIS разрядного блока сравнения соединен с регистрирующим блоком и входом атте-, нйатора, выход аттенюатора и второй, выход делителя мощности подключены к входам основного бланка сравнения, выход основного блока сравнения соединен с входом канала модулятора с жестким ограничителем, содержащим модулятор, линию задержки, ограничитель и демодулятор, выход канала Модулятора под» 3 93065 ключен к входу усилителя, выход усили-1 теля соединен с входом переключателя, источник постоянного опорного напряжения подключен к второму входу дополнительного блока сравнения Г21. Недостатками данного. устройства я . ляются низкие стабильность и быстродействие. Цель изобретения - повышение стабильности работы, быстродействия и надежности. Указанная цель достигается тем, что аналого-цифровой преобразователь, содержащий формирователь опорных сигналов, регистрирующий блок, синхронизатор, первый выход которого соединен с первым входом переключателя, выход которого соединен с первым входом блока сравнения, а второй вход с выходом блока задержки, введены два дополнительных блока задержки. формирователь импульсов постоянной амплитуды, дополнитель ный переключатель, выход которого соединен с входом блока задержки, причем второй вход блока сравнения соединен с и ходом формирователя опорных сигналов, первый вход которого соединен с первым входом переключателя и первым входом регистрирующего блока, второй вход - с вторым выходом синхронизатора и третьим входом переключателя, при этом выход блока сравнения соединен с первым входом формировате ля импульсов постоянной амплитуды и через первый дополнительный блок за35 держки соединен с первым входом дополнительного перекщочателя, второй вход которого через второй дополнительный блок задержки соединен с выходом блока задержки, а третий и четвертый 40 входы — с первым и вторым выходами формирователя импульсов постоянной амплитуды, третий выход которого соединен с вторым входом регистрирующего блока. На фиг. 1 приведена структурная 45 электрическая схема устройства, на фиг. 2 - временные диаграммы его работы. Устройство содержит его переключатель 1, управляющий вход которого соединен с синхронизатором. 2, первый ин50 формационный вход переключателя 1 подключен к входной шине 3, а второй информационный вход и выход соединены с рециркулятором 4, который содержит блок 5 сравнения, первый вход которого соединен с выходом переключателя 1; а выход - через блок 6 задержки с первым информационным входом переключа4 4 теля 7, выход блока 5 через формирователь 8 импульсов постоянной амплитуды подключен к регистрирующему блоку 9 и управляющему входу переключателя 7, второй информационный вход и выход переключателя 7 соединены соответственно через блоки 10 и 11 задержки с вторым информационным входом переключателя 1, формирователь 12 опорных сигналов содержит эмиттерный повторитель 1 3, охваченный петлей задержанной обратной связи с блоком 14 задержки и переключатель 15, управляющий вход которого подключен к синхронизатору 2, выход формирователя 12 соединен с вторым входом блока 5, блоки 6, 10 и 11 могут иметь полосковое исполнение, переключатель 1 состоит из аналоговых клк чей 16 и 17, выходы которых подключа ны к выходу переключателя 1, переключатель 7 состоит из аналогично соединенных аналоговых ключей 18 и 19, аналоговые ключи 16 - 19 и переключатель 15 выполнены на диодах Шоттки и отпи. раются положительным потенциалом, пос.тупающим на соответствующие управляющие входы переключателей 17 и 15, формирователь 8 состоит из последовательно соединенных кипп-реле 20, которые запускаются импульсами отрицательной полярности, и инвертора 21, регистрирующий блок 9 состоит из блока 22 задержки с отводами, соединенными с буферным запоминающим устройством 23, выполненным в виде набора триггеров. Аналого-цифровой преобразователь работает следующим образом. Сигнал Х (фиг. 2, ), подвергаемый преобразованию поступает на входную шину 3. Синхронизатор 2 вырабатывает две последовательности импульсов длительностью Г с периодом такта Т (фиг. 2, б) и с кратным ему периодом преобразования Т„=Т(п +1) (фиг. 2, р ), где т - разрядность устройства. Импульс второй последовательности юступает на управляющий вход аналогового ключа 16 переключателя l и осуществляет стробирование входного аналогового сигнала (фиг. 2 .). Одновременно этим же им пульсом осуществляется запуск источника, который с периодом Т, равным времени задержки блока 14, вырабатывает импульсы отрицательной полярности с амплитудой, убывающей по логарифмическому закону с основанием "2" (фиг. 2, о). BxorlHoA сигнал х циркулирует по цепи: первый информационный вход переключателя 1, блок 5, блок 6, 5 930654 переключатель 7, блок 10, второй информационный вход переключателя 1. Задержавшись в этой цепи на время Тб+Т -T 6 1б где Т и Т.,О- время задержки блоков задержки 6 и 10, информационный сигнал. х одновременно с опорным сигналом высшего разряда U ïoñãóïàåò в блок 5. B блоке 5 сравнения происходит вычитание амплитуды опорного напряжения V из амплитуды аналогового сигнала Х . 0 Одновременность поступления сравниваемых сигналов на входы блока 5 обеопечивается подачей синхроимпульсов с периодом Т с синхронизатора 2 на анало, говый ключ 17 переключателя 1 и на 35 переключатель 15. В зависимости от полярности разностного сигнала ЬО =Х вЂ” U дальнейшая работа преобразователя происходит по разному. 1. р U„> О . Это означает, что в 2п высшем разряде устройства запишется "1" и соответствующая информация через формирователь 8 поступает на регистрирующий блок 9. В этом момент, т. е. через время Т после подачи вход- 2$ ного сигнала, заканчивается первый такт преобразования. Разностный сигнал (фиг. 2, 8),,пройдя блок задержки,,поступает на первый информационный вход переключателя 7 и на формирователь 8, 5п при этом на выходе кипп-реле 20 потенциал будет равным нулю (фиг. 2, Ь ), вследствие чего остается закрытым аналоговый ключ 19 переключателя 7, а на выходе инвертора 21 потенциал оста35 ется положительным (фиг. 2, Ф) и аналоговый ключ 18 будет открыт. Этот же положительный потенциал поступает на регистрирующий блок 9. Разностный сигнал, пройдя блок 6 (фиг. 2, и ), пере- 4О ключатель 7 {фиг. 2,п), блок 10 и пе» реключатель 1 через время Т +Т +Т =2Т 6 10 после начала преобразования поступает на первый вход блока 5 (фиг. 2, Ъ). В это же время на второй вход блока 5 45 от формирователя 12 поступит опорный cm нал второго разряда с амплитудой U О. Й (фиг. 2, д). При этом ча выходе блока 5 получается сигнал остатка второго разряда (фиг. 2, e). Так заканчиваетря второй такт преобразования. 5О 2. Ь U„(0 . Это означает, что в высшем разряде преобразователя эаписывае1 ся "0 и соответствующая информация через формирователь 8 поступает на ре гистрируюший блок 9. Отрицательный 5$ разностный сигнал с выхода блока 5 (фиг. 2, 9 ) поступает на формирователь 8. При этом кипп-реле 20 вырабатывает положительный импульс длительностью более Т/2 (фиг. 2, 3 ), который отпирает аналоговый ключ 19 переключателя 7 и одновременно, пройдя через инвертор 21 (фиг. 2, ), запирает аналоговый ключ 18. На второй информационный вход переключа теля 7 поступает сигнал х (фиг. 2, К ) циркулировавший до этого момента по цепи: выход переключателя 7, блок 10, блок 11, второй информацион-ный вход переключателя 7. Пройдя пере ключатель 7 (фиг. 2, s ), блок 10, пере ключатель 1 {фиг. 2, ъ), информационный сигнал х поступает на первый вход блока 5 через время Т6+То+Т +Т О2Т пос» О 11 10 ле начала преобразованйя, где Т1 — вре- . 11 мя задержки блока 11. В это же время на второй вход блока 5 от формироват ля 12 поступает опорный сигнал второго разряда с амплитудой 0 (фиг. 2, Э). При этом на выходе блока 5 появляется сигнал оста тка второго разряда (фиг. 2, P. ). Далре на третьем такте происходит повторение одной иэ описанных вьш|е про цедур, в зависимости от полярности рааьностного сигнала. Основным преимуществом предлагаемого устройства по сравнению с известным является увеличение быстродействия за счет уменьшения в цепи рециркуляции активных элементов. Быстродействие увеличивается также благодаря тому, что активные элементы блока сравнений рабо тают в линейном режиме. формула изобретения Э Аналогоцифровой преобразователь, содержащий формирователь опорных сигналов, регистрирующий блок, синхронизатор, первый выход которого соединен с пер= вым входом переключателя, выход которого соединен с первым sxoaoM блока сравнения, а второй вход соединен с выходом блока задержки, о т л и ч а юшийся тем, что, с,целью повышения стабильности работы, быстродействия -и надежности, введены два дополнительных блока задержки, формирователь им пульсов постоянной амшгитуды и дополнительный переключатель, выход которого соединен с входом блока задержки, при чем второй вход блока сравнения соединен с выходом формирователя опорных сигналов, первый вход которого соеди нен с первым входом переключателя, 7 930654 8 первым входом регистрирующего блока, вертый входы - с первым и вторым выа второй вход соединен с вторым выхо- ходами формирователя Импульсов постояндом синхронизатора, третьим входом ной амплитуды, третий выход которого переключателя, при этом выход блока соединен с вторым входом регистрирую сравнения соединен с первым входом фор- 5 шего блока. мирователя импульсов постоянной амплитуды и через первый дополнительный Источ ники информации, блок задержки соединен с первым вхо- принятые во внимание при экспертизе дом дополнительного переключателя, вто- 1. ПатЪнт США % 3703002, рой вход которого через второй допол- >о кл. 340-347 л D. 1972. нительный блок задержки соединен с вы- 2. Патент США No 3878533, ходом блока задержки, а третий и чеч» Мл. 340-347, АЭ 1975 (прототип). 930654 Составитель А. Титов Редактор М. Данканич Техред Е. Харитончик Корректор M. Пожо Заказ 3527/82 Тираж 954 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП Патент", г, Ужгород, ул. Проектная, 4
