Преобразователь двоично-десятичного кода в десятичный

 

1 б4 (72) Автор изобретения

И.Н.Скалон (7I ) Заявитель (54} ПРЕОбРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО

КОДА В ДЕСЯТИЧНЫЙ

Изобретение относится к области автоматики и вычислительной тех" ники.

Известны преобразователи двоично-десятичного кода в десятичный, содержащие транзисторы, инверторы, элементы И, И-НЕ и ИЛИ (1 .

Наиболее близким к изобретению является преобразователь двоично-десятичного кода в десятичный, содер" жащий четыре входные шины и десять выходных шин, каждая из которых соединена с коллектором одноименного транзистора, при этом первая входная шина подключена к входу первого инвертора, выход которого непосредст". венно соединен с базами нечетных транзисторов, а через второй инвертор — с базами нулевого и четных транзисторов, а также элемент И-НЕ, выход которого подключей к эмиттерам нулевого и первого транзисторов, первый вход — к второй входной шине, второй вход - к третьей входной шине и прямому входу основного элемента

ИЛИ,а третий вход соединен с четвертой входной шиной, инверсный вход основного элемента ИЛИ подключен к

5 выходу элемента И а его выход соеЭ

- динен с эмиттерами шестого и седьмого транзисторов $2).

Недостаток известных устройствбольшая потребляемая мощность. !

О

Цель изобретения - уменьшение потребляемой мощности преобразователя двоично-десятичного кода в десятичный. указанная цель достигается тем, что в преобразователе двоично-десятичного кода в десятичный, содержащем четыре входные шины и десять вы" ходных шин, каждая из которых соединена с коллектором одноименного транзистора, при этом первая входная шина подключена к входу первого инвео тора, выход которого непосредственно соединен с базами нечетных транзисторов, а через второй инвер1ор - с базами нулевого и четных транзисторов, Г

3 93066 а также элемент И-НЕ, выход которого подключен к эмиттерам нулевого и первого транзисторов, первый выход - к второй входной шине, второй входк третьей входной шине и прямому S входу основного элемента ИЛИ,а третий вход соединен с четвертой входной шиной, инверсный вход основного элемента ИЛИ подключен к выходу элемента И, а его выход соединен с эмит- 10 терами шестого и седьмого транзисторов, введены два элемента импликации, прямой вход первого иэ которых соединен с инверсным входом второго эле мента импликации и второй входной 1S шиной, инверсный вход подключен к прямому входу второго элемента импликации и третьей входной шине, а выход соединен с эмиттерами второго и третьего транзисторов и первым входом элемента И, второй вход которого подключен к выходу второго элемента . импликации и к эмиттерам четверто го и пятого транзисторов, при этом четвертая входная шина соединена с эмиттерами восьмого и девятого транзисторов.

На чертеже представлена функциональная схема преобразователя двоично-десятичного кода в десятичный.

Устройство содержит входные шины

1-4, выходные шины 5-14, каждая из которых соединена с коллектором одноименного транзистора 15-24, входная шина 1 подключена к входу инвертора 25, выход которого непосредственно соединен с базами нечетных транзисторов 16, 18, 20, 22, 24 и через инвертор 26 - с базами нулевого 15 и четных 17, 19, 21, 23 тран1в эисторов, элемент И-НЕ 27, выход которого подключен к эмиттерам транзисторов 15 и 16, первый вход — к входной шине 2, второй вход - к входной шине 3 и прямому входу элемента

ИЛИ 25, а третий вход соединен с . входной шиной 4, инверсный вход элемента ИЛИ 28 подключен к выходу элемента И 29, а его выход соединен с эмиттерами транзисторов 21 и 22, элементы импликации 30 и 31, прямой вход первого из которых соединен с инверсным входом элемента 31 и входной шиной 2, инверсный вход подключен к прямому входу элемента

31 и входной шине 3, а выход соединен с эмиттерами транзисторов 17 и

18 и первым входом элемента И 29, второи вход которого подключен к выходу элемента 31 и эмиттерам транзисторов 19 и 20, входная шина

4 соединена с эмиттерами транзисторов 23 и 24.

Устройство работает следующим образом.

При подаче, например, единичного логического уровня на входные шины

1-4, на выходах инвертора 25 и элемента И-HF 27 формируется нулевой логический уровень, вследствие чего открыт будет только транзистор 15.

Нри подаче, например, единичного логического уровня на входйые шины

1 и 4 и нулевого логического уровня на входные шины 2 и 3, на выходах элементов 30 и 3 1 и элемента И ?9 формируется единичный логический уровень. 6 результате этого нулевой логический уровень имеем на выходе элемента ИЛИ 28 и открывается только транзистор 21. Преобразователь двоично-десятичного кода в десятичный функционирует аналогично и при подаче на выходные шины 1-4 других входных наборов.

Таким образом, введение дополнительных элементов ИЛИ и новых конструктивных связей позволяет уменьшить потребляемую мощность предлагаемого преобразователя двоично-десятичного кода в десятичный по сравнению с известным.

Формула изобретения

Преобразователь двоично-десятичного кода в десятичный, содержащий четыре входные шины и десять выходных шин, каждая из которых соединена с коллектором одноименного транзистора, при этом первая входная шина подключена к входу первого инвертора, выход которого непосредственно соеди нен с базами нечетных транзисторов, а через второй инвертор - с базами нулевого и четных транзисторов, а также элемент И-НЕ, выход которого подключен к эмиттерам нулевого и первого транзисторов, первый вход к второй входйой шине, второй вход - к третьей входной шине и прямому входу основного элемента ИЛИ, а третий вход соединен с четвертой входной шиной, инверсный вход основного элемента93066

Составитель В.Чачанидэе

Редактор M.Данканич Техред И. Рейвес Корректор И.Коста

Заказ 3528/83 Тираж 954 Подписное .

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, MocKBa, M-35, Раушская наб., д. 4/5 филиал ППП "Патент", г. Ужгород, ул, Проектная, 4

ИЛИ подключен к выходу элемента

И, à его выход соединен с эмиттерами шестого и седьмого транзисторов, отличающийся тем, что, с целью уменьшения потребляемой мощ- 5 ности, введены два элемента импликации, прямой вход первого из которых соединен с инверсным входом второго элемента импликации и второй входной шиной, инверсный вход подключен .к прямому входу второго элемента импликации и третьей входной шине, а выход соединен с эмиттерами второго и третьего транзисторов и первым входом элемента И,.второй вход

5 6которого подключен к выходу второго элемента импликации и к эмиттерам четвертого и пятого транзисторов, при этом четвертая входная шина соединена с эмиттерами восьмого и девятого транзисторов.

Источники информации, принятые во внимание при экспертизе

1. Букреев И.Н. и др. Микроэлект-ронные схемы цифровых устройств.

И. „ "Советсткое радио", 1975, с.31I °

2. Аналоговые H цифровые интегральные схемы. Под.ред. Якубовского С.В.

И., "Советское радио", 1979, с. 74 рис. 3. 1.27 .{прототип).