Устройство групповой тактовой синхронизации

 

(72) Авторы изобретения

Д.И. Лалакулич и E.Â. Величко (7I) Заявитель (Я) УСТРОЙСТВО ГРУППОВОЙ ТАКТОВОЙ СИНХРОНИЗАЦИИ

Изобретение относится к технике электросвязи и может быть использо вано в аппаратуре цифровых систем передачи информации при приеме и обработке большого числа цифровых сиг. налов.

Известно устройство групповой тактовой синхронизации, содержащее опорный генератор, коммутатор входных сигналов, коммутатор тактовых импульсов и фазовый дискриминатор E1 ).

Однако известное устройство обладает низкой помехоустойчивостью эа счет того, что любые случайные фазовые рассогласования принимаемого сигнала вызывают немедленно изменение фазы тактовых импульсов.

Цель изобретения - повышение помехоустойчивости °

Указанная цель достигается тем, что в устройство групповой тактовой синхронизации, содержащее опорный генератор, коммутатор входных сигна лов, коммутатор тактовых импульсов и фазовый дискриминатор, введены по. следовательно соединенные сумматорвычитатель, сумматор, блок оперативной памяти и блок определения знако% перемен сигналов, а также счетчик импульсов, выход которого подключен к адресным входам коммутатора вход" ных сигналов, блока оперативной памяти и коммутатора тактовых импульсов, 10 к входу которого подключен второй выход сумматора, третий выход которого подключен к первому входу фазово" го дискриминатора, к второму входу которого подключен первый выход блока определения энакоперемен сигналов, а выход фазового дискриминатора подключен к первому входу сумматора-вычитателя, к второму входу которого, а также к входу счетчика импульсов, входу записи и считывания блока опе ративной памяти и вторым входам сумматора и блока определения знакоперемен сигналов подключен выход опог ного генератора, при этом вторые

932641 выходы блока определения знакоперемен сигналов и сумматора-вычи1ателя подключены к информационным входам блока оперативной памяти, второй и третий выходы которого подключены соответственно к третьим входам сумматора-вычитателя и сумматора, а к третьему входу блока определения знакоперемен сигналов подключен выход коммутатора входных сигналов.

На чертеже представлена структурная электрическая схема устройства.

Устройство групповой тактовой синхронизации содержит опорный генератор 1, сумматор-вычитатель 2, блок 3 определения знакоперемен сигL налов, сумматор 4, счетчик 5 импульов, блок 6 оперативной памяти, коммутатор 7 тактовых импульсов, комму- татор 8 входных сигналов, фазовый дискриминатор 9.

Устройство работает следующим об-1 разом.

Сигнал с выхода опорного генерато- 5 ра 1 с частотой fo поступает на вход счетчика 5 импульсов, который обеспечивае пересчет поступающих импульсов с коэффициентом и и формирование на выходе параллельного кода, являющегося кодом номера обрабатываемого канала. Формируемый код номера канала с выхода счетчика 5 импульсов поступает на адресные входы коммутатора 8 входных сигналов, коммутатора 7

35 тактовых импульсов и блок 6 оперативной памяти. При этом коммутатор 8 входных сигналов обеспечивает подачу на третий вход блока 3 определения знакоперемен сигналов i ãî канала,а

40 коммутатор 7 тактовых импульсов выдачу синхронизирующего сигнала на выход тактовых импульсов I-ro канала. В блоке 6 оперативной памяти осуществляется считывание и запись ин45 формации, относящейся к t- 4у каналу.

Весь процесс обработки сигнала

i-го канала в устройстве осуществляется за период частоты Гр, а за интервал времени Т = — обеспечивается и о поочередная обработка сигналов всех каналов. Поэтому дальнейшая работа устройства будет рассмотрена для одного канала.

В первой половине периода частоты задаваемой высоким уровнем сигна- 5 ла опорного генератора 1, поступающего на вход записи и считывания блока оперативной памяти, осуществляется считывание с этого блока информации, относящейся к i-му каналу. При этом блок 3 определения знакоперемен сиг-, налов, сравнивая значение входного сигнала i-го канала, поступающего на третий вход его, со значением этого же сигнала в предыдущем цикле onроса, поступающим на первый вход с первого выхода блока оперативной памяти, определяет наличие и вид знакового перехода в канале в течение ин-. ,тервала Т . Если соответствующий переход имел место, то сигнал знакового перехода с первого выхода блока

3 определения знакоперемен сигналов поступает на второй вход фазового дискриминатора 9,где сравнивается с фазой сигнала тактовой частоты, поступающего на первый вход с третьего выхода сумматора 4. Фазовый дискриминатор 9 имеет прямоугольную характеристику и при наличии сигнала знакового перехода формирует сигнал "Опережение" или ".Отставание"

) который с выхода его поступает на первый вход сумматора-вычитателя 2, на третий вход которого с блока 6 оперативной памяти поступает код состояния сумматора-вычитателя 2 в предыдущем цикле.

Сумматор-вычитатель 2 в зависимос. ти от значения сигнала фазового дискриминатора 9 осуществляет наращивание или уменьшение на единицу значения кода, поступающего на его третий вход, и выдачу результата на второй выход. При достижении сумматором-вычитзтелем 2 заданного значения L (-L)> характеризующего заданный коэффициент усреднения, на первом выходе его формируется кодовый сигнал "Добавления или "Вычитания" фазы тактового импульса i-го канала, который поступает на первый вход сумматора, где он суммируется с кодом фазы тактовых импульсов i-ro .канала в предыдущем цикле, поступающим на третий вход сумматора 4 с третьего выхода блока

6 оперативной памяти. При сигнале

"Добавления" к предыдущему значению фазы тактовых импульсов прибавляется число "2", что соответствует сдвигу фазы на 2R)H в сторону опережения, а при сигнале "Вычитания" предыдущее,значение кода фазы 44 изменяется, что соответствует сдвигу фазы на

29F — в сторону отставания. При отсутК ствии указанных сигналов к значению

932641 фазы тактовых импульсов прибавляется число "1", что соответствует линейному изменению фазы тактовых импульсов.

Результат суммирования выдается на первый выход сумматора 4. При достижении сумматором 4 заданного значения К, равного коэффициенту деления частоты в устройствах с промежуточным делением частоты, на втором выхо- ®О де его формируется тактовый импульс, который через коммутатор 7 тактовых импульсов поступает на выход тактовых импульсов i-го канала. На третьем выходе сумматора 4 формируется сигнал тактовой частоты вида меандр, который поступает на первый вход фазового дискриминатора 9.

Во втором полупериоде сигнала частоты f осуществляется запись зна. О чения входного сигнала i-го канала с второго выхода блока 3 определения знакоперемен сигналов и обновленной информации с второго выхода сумматора-вычитателя 2 и первого выхода сумматора 4 в блок 6 .оперативной па-. мяти по тому же i-му адресу.

В следующем периоде сигнала частоты fg осуществляется наоащивание со" держимого счетчика 5 импульсов на щ

"1", формирование на выходе его кодовой комбинации, соответствующей (1+1)-му каналу, и обработка сигнала этого канала.

Для обеспечения нормальной работы устройства частота опорного генератора должна выбираться, исходя из соотношения

f0 nkf с

40 где т — тактовая частота обрабатыва. емых сигналов, Таким образом, сумматор-вычитатель и блок оперативной памяти, образующие групповое устройство усреднения, обеспечивают усреднение сигналов фазового дискриминатора и за счет этого повышение помехоустойчивости предлагаемого устройства груп.повой тактовой синхронизации.

Формула изобретения

Устройство групповой тактовой синхронизации, содержащее опорный генератор, коммутатор входных сигналов, коммутатор тактовых импульсов и фазовый дискриминатор, о т л и ч а ющ е е с я тем, что, с целью повыше,ния помехоустойчивости,.в него введе-! ны последовательно соединенные сумма,тор-вычитатель, сумматор, блок опе ративной памяти и блок определения знакоперемен сигналов, а также счетчик импульсов, выход которого подключен к адресным входам коммутатора входных сигналов, блока оперативной памяти и коммутатора тактовых импульсов к входу которого подключен вто1 рой выход сумматора, третий выход которого подключен к первому входу фазового дискриминатора, к второму входу которого подключен первый выход блока определения знакоперемен .сигналов, а выход фазового дискриминатора под" ключен к первому входу сумматора-вычитателя, к второму входу которого, а также к входу счетчика импульсов, входу записи и считывания блока оперативной памяти и вторым входам сум" матора и блока определения знакоперемен сигналов подключен выход опорного генератора, при этом вторые выходы блока определения знакоперемен сигналов и сумматора-вычитателя под- . ключены к информационным входам блока оперативной памяти, второй и третий выходы которого подключены соответственно к третьим входам сумматора-вычитателя и сумматора, з к третьему входу блока определения знакоперемен сигналов подключен выход коммутатора входных сигналов.

Источники информации, :принятые во внимание при экспертизе

1. Авторское свидетельство СССР и 646453, кл. Н 04 7/02, 1977 прототип).

932641

Составитель Г.Лерантович

Редактор А.Мотыль Техред A. Ач Корректор Е.Рощко

Заказ 3802/76 Тираж 685 Подписное

ВНИИПИ Государственного комитета CCCP по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r. Ужгорож, ул. Проектная, 4