Программируемая логическая матрица
Союз Советских
Социалистических
Республик
ОП ИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (i Опубликовано 15.06.82. Бюллетень №.22 Дата опубликования описания 15.06.82 (5l)lN. Кл. G C6F 7/00 Ркударстмнньй квинтет СССР о делам нзобретеннй н открытий (53 ) УД К 68 1. . 325 (088.8) Р. М. Асцатуров, Б. Г. Лысиков, В. Я. Пыхтин --и Ю. И. Шетинин (72) Авторы изобретения (7!) Заявитель (54) ПРОГРАММИРУЕМАЯ ЛОГИЧЕСКАЯ МАТРИЦА Изобретение относится к вычислительной технике и цифровой автоматике. Оно может использоваться в ВМ, вычислительных устройствах и приборах цифровой автоматики для запоминания микропрограмм, кодопреообразования, реализации комбинационных устройств различ, ного назначения: управляющих, арифмети- . ческих, логических и др. Известны устройства для запоминания данных и кодопреобразования — программируемые логические матрицы (ПЛМ), состоящие из двух частей: подматрицы выработки логических произведений и подматрицы выработки выходных слов. В первой части входные сигналы или их огрицания селективно подсоединяютси к шинам логических произведений (промежуточным шинаму таким образом, что определенная комбинация входных сигна; лов дает на oltHol из шин или на их некоторой совокупности сигнал, соответстзутощий логической единице. Информация с этих шин вводится во вторую по ь матрицу, в которой выходные шины селективно подсоединяются к промежуточным шинам. Селективность соединений в обеих подматрицах обеспечивается программированием при помощи фотошаб5 лона. Запоминание и кодообраэование ининформации обеспечивается соответствующим селективным подсоединением шин в обеих подматрицах устройства fl) и 121 t0 Недостатком устройства является невозможность программирования его в условиях эксплуатации. Наиболее близким техническим решением к предложенному устройству является устройство, содержащее блок инвертирования входных переменных, матрицу элементов И, матрицу элементов ИЛИ, блок инвертирования входных пере менных, который не является обязательным блоком и в некоторых типах ПЛМ мон<ет отсутствовать, блок пережнгания избыточных связей, который обеспечива« ет селективность соединений источников вхо щых переменных и блока инвер3 9359 тирования входных переменных с подмач рицей элементов И, селективность соединений матрицы элементов И и матрицы элементов ИЛИ, а также селективную выдачу либо самих выходных переменных 5 (функций), либо их отрицаний 13) . Недостатками устройства являются большое время программирования в услзвиях эксплуатации; невозможность перепрограммирования для использования ПЛМ 10 в других целях, так как программирование осуществляется электрическим пережиганием специальных плавких участков сом; невозможность исправить (восстановить) связи, пережженные ошибочно;. сложная технология нанесения на кристалл специальных плавких участков, необходимость проводить для этого дополнительные технологические операции в процессе изготовления интегральной схемы; труд- 20 ность и даже невозможность обеспечения .надежного пережигания избыточных связей при некоторых видах электронной технологии (например, в технологиях типа И Л, ЭСЛ И др.); невозможность дИ- 25 2 намического перепрограммирования устройства в процессе вычислений, т.е. невозможность организации конвейера с переменной структурой; сложность блока пережигания избыточных связей; слож- 50 ность матрицы элементов И, которая в случае реализации )1НФ логических функций должна состоять из коньюнкторов, имеющих 2Ю входов, где A- число входных переменных. 35 Целью изобретения является обеспечение возможности перепрограммирования. Поставленная цель достигается тем, что программируемая логическая матрица, содержащая матрицу элементов И, мат 40 рицу элементов ИЛИ и блок инвертирования выходных переменных, первый вход которого соединен с выходом матрицы элементов ИЛИ, а выход является выходом матрицы, дополнительно содержит блок инвертирования входных переменных, четыре регистра масок, два блока прерывания избыточных связей, причем вход матрицы элементов ИЛИ соединен с выходом первого блока прерывания избы- 50 точных связей, первый вход которого соединен с выходом матрицы элементов И, вход которой соединен с выходом второго блока прерывания избыточных связей, первый вход которого соединен с блоком 55 инвертирования входных переменных, первый вход которого является информационным входом матрицы, а второй вход соединен с первым входом первого регистра масок, первый вход которого является входом приема масок матрицы, а второй вход первого регистра масок соединен с источником синхросигналов, и со вторыми входами второго, третьего и четвертого регистров масок, второй выход первого регистра масок соединен с первым входом второго регистра масок, первый выход которого соединен со вторым входом второго блою прерывания избыточных связей, а второй выход соединен с первым входом третьего регист1 ра масок, первый выход которого соединен со вторым входом первого блока прерывания избыточных связей, а второй выход этого регистра масок соединен с первым входом четвертого регистра масок, выход которого соединен со вторым входом блока инвертирования выходных переменных. На фиг. 1 изображена структурная схема программируемой логической матрицы: на фиг. 2 - функциональная схема первого регистра масок (последовательного действия); на фиг. 3 - функциональная схема первого регистра масок (параллельного действия); на фиг. 4 — функциональная схема блока инвертирования входных переменных (основной вариант); на фиг. 5 — функциональная схема второго блока прерывания избыточных связей; на фиг. 6 - функциональная схема матрицы элементов И; на фиг. 7 — функциональная схема первого блока прерывания избыточных связей; на фиг. 8 — функциональная схема матрицы элементов ИЛИ; на фиг. 9функциональная схема блока инвертирования выходных переменных, Программируемая логическая матрица (фиг. 1) содержит вход программной информации 1, матрицу элементов .И 2, матрицу элементов ИЛИ 3, блок инвертирования выходных переменных 4, блок синхронизации 5, блок инвертирования входных переменных 6, первый регистр масок 7, второй блок прерывания избыточных связей 8, второй регистр масок 9, первый блок прерывания избыточных связей 10, третий регистр масок 11, четвертый регистр масок 12. Выход блока инвертирования выходных переменных 4 соединен с внешним устройством, которое воспринимает выходные сигналы, а первый вход соединен с выходом матрицы элементов ИЛИ 3, вход которой соединен с выходом первого блока прерывания избыточных свя935945 зей 10, первый вход которого соединен с выходом матрицы элементов И 2, вход которой соединен с выходом второго блока прерывания избыточных связей 8, первый вход которого соединен с блоком инвертирования входных переменных 6, первый вход которого является информационным входом матрицы, а второй вход соединен с первым выходом первого ре- l гистра масок 7, первый вход которого соединен с источником программной информации 1, а второй вход первого регистра масок 7 соединен с источником синхросигналов 5 и со вторыми входами второго, третьего и четвертого. регистра масок 9, 11, 12 и регистра масок блока инвертирования выходных переменных 12, второй выход первого регистра масок 7 соединен с первым входом второго регистра масок 9, первый выход которого соеди- .нен со вторым входом второго блока прерывания избыточных связей 8, а второй выход соединен с первым входом третьего регистра масок 11, первый выход которого соединен со вторым вхо,чом перво- 5 ro блока 10 прерывания избыточных связей, а второй выход этого регистра масок соединен с первым входом четвертого регйстра масок 12, выход которого соедине со вторым входом блока инвертирова- 3о ния выхосяых переменных. ! Йпя определенности и простоты описания принято, что ПЛМ имеет организацию 4 8 3 т.е. имеет W =4 входных шины, Е=8 промежуточных шин и И=З выход35 ных шины, (в дальнейшем дпя лучшей сравнимости известного и предложенного устройств значения vYl, Е, И нигде далее на чертежах не изменяются), ПЛМ, 40 реализует логические функции, представленные в дизьюнктивной нормальной форме. Первый регистр масок (последовательного действия) 7 служит дпя задания 45 режима работы блоку инвертирования входных переменных и содержит И Е=32 триггера 13, 14, 15, 16..., 17, которые формируют сдвигающий регистр (фиг. 2). Через 2-вход триггера 13 осуществляется прием программной информации (ма-50 сок) С(1, С4, С4,..., С4 в последовательном коде на данный регистр. При подготовке к работе (при программирова; нии) регистр осуществляет сдвиг прот раммной информации от триггера 13 чврез триггеры 14, 15, 16 ... к триггеру 17 с последующим выталкиванием ооой ветствующих двоичных цифр С ф С,..., С,(во второй регистр масок 9 и далее в третий и четвертый регистры масок 11 и 12. В процессе работы ПЛМ про раммная информация С, С,, С С, 1 поступает в параллельном коде с прямых выходов триггеров 13, 14, 15, 16,... 17 на соответствующие вторые входы блока инвертирования входных переменных 6. Первый регистр масок блока инвертирования входных переменных (параллельного действия) 7 содержит, как и регистр последовательного действия, 32 триггера 13, 14, 15, 16,„., 17 которые формируют параллельный регистр (фиг. 3) . Прием программной информации. (масок) С<<, С+, С„,..., Cq!qg) осуществляется параллельно на Р входы всех триггеров. В процессе работы эта программная информация поступает также в параллельном коде с прямых выходов триггеров 13, 14, 15, 16 „.. 17 на соответствующие вторые входы переменных 6. Триггеры 13, 34. 15, 16, 17 отличаются от триггеров 13, 14, 15, 16,..., 17 только режкмом работы (регистры 9, 11, 12 аналогичны по структуре регистру 7). Блок инвертирования входных переменных 6 (фиг. 4) служит для селективного программного инвертирования входных переменных и содержит И1 Е=32 двухвходовых сумматора по модулю два 18 «« 25. Сумматоры органкзованы в Е=8 групп по Ф=4 сумматора в группе. На чертеже полностью показана только первая группа сумматоров 18-21. Вторая (сумматоры 22,..., 23) к восьмая (сумматоры 24,..., 25) группы показаны не полностью, а остальные группы не показаны, так как все группы аналогичны по структуре и принципу работы. Первые входы всех сумматоров соединены с источником входных переменных >< 2 о Х . Х4 а на вторые входы поступает программная информация С, С,..., С ) от регистра 7. Выходы всех сумматоров (в частности, выходы сумматоров первой группы Х„, Хц, Х 3 ХФ ) соединены с первыми входами второго блока прерывания избыточных связей 8. Блок прерывания избыточных связей (основной вариант) 8 служит для селективного программного логического мас кирования прямых или инверсных значений входных переменных к содержит & E=32 двухвходовых элементов ИЛИ. 26 - ЗЗ (фкг." 5).;9лементы ИЛИ организованы в E-8 групп по N--4 элемента в группе. Полностью показана только первая группа элементов ИЛИ 26 29. Вторая (30,..., 31) и восьмая (32,..., 33) группы показаны неполностью, а осталь- S ные группы не показаны, так как все группы аналогичны по структуре и принципу работы. Первые входы всех элементов ИЛИ соединены с выходами блока инвертирования входных переменных (на первые входы элементов ИЛИ первой группы поступают сигналы )(4, )(y Х, Ц ), а на вторые входы этих элементов поступает программная информация. Ср, С, ..., C@>>) от регистра 9. Выходы всех элементов ИЛИ (в частности, выходы элементов ИЛИ первой группы Xq, XE, 1,.1) соединены со вхолами матрицы элементов И. Таким образом, с выхода некоторого элемента ИЛИ40 на матрицу элементов И поступает либо прямое значение переменной )(„, либо инверсное значение этой переменной )7;, либо 1. В последнем случае переменная Х„ (Х„. ) логически маскируется, Легко видеть, что с точки зрения воздействия на элементы И, матрицы элементов И наличие замаскированной переменной (или ее отрицания) равносильно прерыванию данной связи. 30 Матрица элементов И 2 (фиг. 6), запрограммированная предложенным способом для обеспечения работы ПЛМ в ре« жиме ОЙС-Ç, служит дпя вырабтки логических произведений - членов ДНФ и зз содержит-.E=8 И -входных (м-4) элементов И 34-41. На вхсды каждого элемента И поступают сигналы с выходов соответствующей группы элементов ИЛИ второго блока прерывания избыточ- 40 rz связей (Х1 1(,2., 1, 13 )((, 1, Х ° ь Я е 1-э Ч, э Xg ° Х 3 ° li Xg э X t Х t 1е Х. э Хgâ Xg ° XP) ° .. Выходы элементов И у, соеаинены45 с первыми входами первого блока прерывания избыточных связей 10. Первый блок прерывания избыточных связей 10 служит для селективного Hpovраммного логического маскирования сигна$0 лов 3q -Je на промежуточных шинах ПЛМ и содержит Ец(=24 двухвходовых элементов И 4-2 - 53 (фиг. 7).;Злементы И организованы в И =3 группы по Е=8 алементов в группе. Полностью показана только первая группа элементов И 4249. Вторая (50,..., 51) и третья, последняя (52,... 53) группы показаны не8 полностью, так как все группы аналогичны по структуре и принципу работы. Первые входы элементов И каждой группы соединены с выходами элементов И первой подматрицы $ - 8 . Ha вторые входы элементов И первого блока прерывания избыточных связей подается программная информация (маски) С .(, С .С (,ц с первого выхода третьего регистра масок. Выходы всех элементов И (в частности выходы элементов И первой группы у,,,, у., О, О, О, О, О) соединены со входами матрицы элементов ИЛИ. Таким образом, с выхода некоторого элемента И на матрицу элементов ИЛИ поступает либо некоторый сигнал ), либо О. В последнем. случае сигнал у логически маскируется. Легко видеть, что с точки зрения воздействия нв элементы ИЛИ матрицы элементов ИЛИ наличие замаскированного сигнала равнсьсильно прерыванию соответствующей связи. Матрицы элементов ИЛИ 3 (фиг..8), запрограммированная предложенным спсн- собом дпя обеспечения работы ПЛМ в режиме 0EIC-З, служит лпя выработки конкре;гных значений логических функций и содержит И -"3 Е=входных (Е=8) элементов ИЛИ 54 — 56. На входы каждого элемента ИЛИ поступают сигналы с выходов соответствующей группы элементов И блока прерывания избыточных связей во второй полматрице (у,(, у, у., О, О, О, О, О, О, О, О, у4 . у g у7 Ъ ° УЗ ° У4- У ° У * „Ч,). Выходы элементов ИЛИ соединены с первыми входами блока интегрирования выходных переменных 4. Блок инвертирования выходных переменных 4 (фиг. 9) служит лля селективного программного инвертирования значений функций 7.4, Z, Zg, которые вырабатываются матрицей элементов ИЛИ, и состоит из И=З двухвходовых сумматоров по модулю два 57 - 59 . На trepвые входы сумматоров поступают выхол ные сигналы с матрицы элементов ИЛИ Zy. На вторые входы сумматоров поступает программная информация (маски) С4.(C43 прохолящая с выходов четвертого регистра масок 12. Выходы сумматоров по модулю два, на каждом из которых формируется либо 2 к, либо Z, подаются к внешнему уст ройству, воспринимающему выходные сигналы. Предлагаемая ПЛМ работает слелую щим образом. 9359 Сигналы Xq Х4 подаются от источника входных переменных на первые входы блока инвертирования входных переменных (БИ) 6, на вторые входы которого подается программная инфор- . мация (маски) (+., 2, С,..., Cq()g) c первого регистра масок 7. B результате сложения по модулю два входных переменнын Х1 н онгнепое ф— — )0,1 ) не выходе блока БИ получают прямые (если С„ =О) или инверсные (если {. ц =1) значения входных переменных. В частности для того, чтобы ПЛМ работала в . качестве OHC-3, программная информация С.,,,C< (,,(допжна быть следующей: . I5 0000 0000 00000110 1010 110000000000. та программная информация подается пареллельным кодом с первого регист ра масок. На выходе блока инвертирования полуМЬют следующее 32-разрядное слово: Х х2Хьх4Х1Х2ХЪ Х4Х 1 Х2х ЪХ4 Х, Х2ХЗХ4" » Х Х Х Х4Х„Х2Х Х Х Х2Х Х4 Х Х ХQÕ4125 1 которое подается на первые входы второго, блока прерывания избыточных свя- . зей (БП рд.) 8. На вторые входы БПрр подается программная информация (,24 ° С2у»...» Cg(yg)co второго регист ра масок 9. B результате происходит логическое маскирование тех двоичных переменных Х„(Х„), которые на БПру логически складываются с едишщей, что равносильно прерыванию соответству35 ющей цепи. В частности,. дпя реализации ОДС3 программная информация Од „C » ... С»(5ц должна быть следующей: 0011 0101 1001 0001 0001 0001 0001 ОООО, Эта программная информация по дается параллельным кодом со второго регистра масок, структура которого Ноп-. костью аналогична структуре первого регистра масок. В основном варианте у 45 обоих регистров совпадает даже разрядность программной информации.. Возможен и второй вариант построения программного инвертирования входных пере менных и прерывания их цепей (выбор варианта осуществляется изготовлением 5о ПЛМ и зависит от степени сложности создания на кристалле логических вентилей того или иного вида: элементов ИЛИ, элементов И, сумматоров по модулю два), Во втором варианте блок кивер 55 тирования и первый регистр масок не используется. Для реализации ОДС-3 про раммная информация С, Cyy С5 (р4) 45 10 должна иметь следующий вид: 0011 1111 0101 1111 1001 1111 0111 1011 0101 1101 0011 0001 1111 0000 0000. Она поступает на второй вариант блока прерывании избыточных связей в первой подматрице (БП ). Блок БПр » отличается от блока БП р увеличенным и количеством элементов ИЛИ, в БПр используется щестьдесят четыре элемента ИЛИ, а не тридцать два, как это имеет место в БПрд. В результате с выходов БП pq дпя реализации ОДС-3 должна сниматься следующая информация: Х„Х 11 1111 Х.,1Х 1 1111 1Х<Х> 1 1111 Х 111 1 Х Х 1 1Х »11Х 1 Х>1 11 Х» 1yq g 11Х )(Х 1 1»1 " Х Х,I(4XÄXÄX X< ° та информация должна подаваться на вход матрицы элементов И 2. При этом элементы И, входящие в состав матрицы элементов И, должны иметь по3и=8 входов каждый (как в известном), а не М=4, как в основном варианте предложенной ПЛМ. В основном варианте выходные сигна лы БП поступают на входы матрицы элементов И (М ) 2. Информация на входе М, имеет следующий вид Х„Х «Х„1Х ИХ Х. Ь Х Х <Х Х Х1Х„Ху" «Х 1Хн Х2Хy 1 Х,1 Х Х, Х4 если ПЛМ реализует OllC-3. На выходе М,» в результате потетрадной конъюнкции входной информации получают следующие сигналы: „=Х„Х .; У =Х„Х„>y =)(Х ; =Х„Х Я ; УГ -Х„Х,Х,; У,=Х,ХдХ, У-,=Х ХцХ, Уй Х,Х Х Х4 I (Jg не используется) i При втором варианте построения блока прерывания избыточных связей и его регистра масок требуется иметь матрицу элементов И из элементов И с 2»и=8 входами. С выходов матрицы элементов И . сигналы Q) ) пОступают Ha первые входы первого блока прерывания избыточ ных связей (БПр ). На вторые входы БПр поступает программная информация Cy,Cl,5,..., С 5д4) с третьего регистра масок. B результате конъюнкции Ук и сигналов С р (где P =1» 2, 3..., 24) на вьжодах блока БП < сформируются либо некоторые значения переменных 3 g либо. логический нуль. Программная информация Cyq, С », ..., C5(gy) при реали 45 12 при проектировании ПЛМ может быть ис пользован любой логический базис). Йостижение цели изобретения обусловлено введением дополнительного оборудования. В первую очередь это касается регистров масок. В основном варианте предусмотрено их последовательное сое» динение, чтобы обеспечить минимум ttoполнительных вводов в кристалл. В случае появления возможности увеличить число дополнительных выводов программную информацию в регистры можно будет вводить последовательно-параллельно и, в предельном случае, параллельно. Зто очень важное обстоятельство, поскольку появляется воэможность настраивать цифровые структуры под обрабатываемые алгоритмы в процессе решения задач, что должно резко увеличить эффективность вычислительных средств. Вместе с тем желательно иметь достаточно простые регистры масок, требующие небольшого количества оборудования дпя своей реализации. Если реализовать ПЛМ по основному варианту, то емкость памяти регистров должна составлять iV = 2ü Е + Еи +и д ни< . Практически параметры современных ПЛМпркмернотаковы:п1-16,Е 32, И 8. В этом случае емкость памяти регистров 1,25 кбит, С одной стороны, это не очень много, так как,пля обработки восьмиразрядных чисел (И=16) при помощи ЗУ требуется емкость И =64 кбит. Иаже при резком снижении разрядности чисел до 4 бит их сложения при помощи ЗУ потребует. 5. 2 =2,5 кбит. Но с другой стороны, желательно иметь у регистров масок как можно меньшую емкость памяти. В связи с этим можно указать неоколько путей упрощения их структур, и следовательно,.уменЬшения их памяти не реализовывать возможность инвертирова-. ния выходных сигналов, в результате чего отпадает необходимость в четвертом регистре масок (инвертирование выходных переменных не реализуется в большин-. стве обычных ПЛМ); уменыпить число триггеров в первом и втором регистрах масок за счет уменьшения избыточности оборудования, имеющейся в реализации основного варианта. Количество всех состояний ввода у матрицы элементов И исчисляется в принципе величиной 3 так как каждый вход может быть в трех состояниях: прямое значение переменной, инверсное значение переменной. Следова11 9359 зации 0QC-3 должна иметь следующий вид: 1110 000 0001 1110 0000 0000. Тогда на выходе БПpj сформируется следующий параллельный двоичный код: jq 9g 9g 0 0000 000 11110 0000 0000. Третий регистр масок полностью аналогичен по структуре первому регистру масок, отличаясь от него только разрядностью (он должен иметь ЕХи=24 разряда). Выходные сигналы БП рр поступают на вход матрицы элементов ИЛИ (М ) 3. В результате дизьюнкции октад двоичных переменных на выходе М получают сигналы, характерные для ОЙС-3: Z„-Ð= „ЧЗ, Ч W>=Х„Х ЧХ„ « >З Xg 8 =3@V>gV3gЧ у =Х.1 ХдX@VXqXg» » ХЧХД Х П Х Х Z "-0 не используется). Выходные сигналы М g . подаются на первые входы блока инвертирования выходных переменных, на вторые входы которого поступает программная информация С4<, С4<, С4 с четвертого регист ра масок 12. В результате сложения по модулю два сигналов Z<, 2д,2@ и сигналов С,ц,С4,С4 на выходе блока инверти- З рования выходных переменных получают прямые или инверсные значения Z, Zg, Zqa зависимости от значений сигналов С4<, С4, С, . B частном случае, дпя того, чтобы ПЛМ работала в качестве 0ЙС-3, программная информация должна быть нулевой Четвертый регистр масок полностью аналогичен по структуре первому регистру о тл ичаясь oT HBpo только разрядн остью 4 (он должен иметь И=З разряда). О Поскольку возможны структуры ПЛМ, реапизующие булевы функции в других базисах, а не только в дизьюнктивной нормальной форме, как это для определеннос45 ти принято на представленных чертежах то, очевидно, возможны и другие варианты построения блоков 9, 11 идр. блоков. Так, если функции реализуются в кон ьюнктивной нормальной форме, то блок 9 представляет из о себя линейку элементов И, а блок 1 1 — линей» ку элементов ИЛИ. Если функции реализуются в шефферовой нормальной форме, .то оба блока 9 и 11 представляют собой линейки элементов ИЛИ. Если функции реализуются в пирсовой нормальной форме, то оба блока 9 и 11 представляют собой линейки элементов И и т.д. (в принципе 935945 тельно, для хранения требуемой информации о состояниях входов нужно иметь емкость памяти регистров - - М =Eog Ъ +и Е =g,áв мЕ+иЕ, что при указанных значениях уп, Е, И составляет величину М =1 кбит; реализовывать функции на ПЛЯ не в тупиковых ЙНФ, а в совершенной ДНФ, в результате чего отпадает необходимость во втором регистре масок. В этом случае емкость памяти регистров определяется соотношением М" =мЬ+и . I 15 При принятых величинах N, E, tl емкость памяти М =0,75 кбит," комбинировать два вида программирования — электронное и электрофизическое (путем пережигания ) ° Вновь вводимое оборудование (регист ры, и др.j в значительной части компенсируется тем, что из состава ПЛМ выводится 6пок пережигания избыточных свя- р зей. Ф Использование принципа электронного программирования выгодно отличает предлагаемую ПЛМ от известной, так как эяачительно упрощается эксплуатация ЗВМ и цифровых устройств, повышается их ремонтоспособность упрощаются вопросы тестирования и замены неисправных элементов, процес" программирования полностью автоматизируется, время программирования значительно уменьшается, появляется возможность перепрот раммирования неверно запрограммированных матриц. При достаточно малом времени программирования (перепрограммирования) возможна динамическая настройка цифровых структур в соответствии с.ал40 горитмами решаемых задач, что приво дит к резкому возрастанию эффективнос-. ти машинных вычислений. В определенной степени упрощается процесс изготовления ПЛМ, так как от« 45 падает необходимость в создании фотошаблона для реализации плавких участков связей на кристалле. Появляется I возможноств изготовления ПЛМ при moбом типе микроэлектронной технологии, даже при таких, в которых пережигание не осуществляется вообще или значительно затруднено (например в И Л), Ф Формула изобретения 1. Программируемая логическая матри ца, содержащая матрицу элементов И, матрицу элементов ИЛИ, блок инвертирования выходных переменныс, первый вход которого соединен с выходом матоицы элементов ИЛИ, а выход является выходом матрицы, и источник синхросигналов, о тл и ч а ю щ а я с я тем, что, с целью обеспечения возможности перепрограммирования, в нее дополнительно введены блок инвертирования входных переменных, четыре регистра масок, два,.блока прерывания избыточных связей, причеь: вход матрицы элементов ИЛИ соединен с выходом первого блока прерывания п быточкых связей, первый вход которого соединен с выходом матрицы элементов И, вход которой соединен с выходом второго блока прерывания избыточных связей, первый вход которого соединен с блоком инвертирования входных переменных, первый вход которого является информационным входом матрицы, а второй вход соединен с первым выходом первого регистра масок, первый вход которого является входом приема масок матрицы, а второй вход первого регистра масок соединен с источником синхросигналов и со вторыми входами второго, третьего и четвертого регистров масок, второй выход первого регистра масок соединен с первым входом второго регистра масок, первый выход которого соединен со вторым входом второго блока прерывания избыточных связей, а второй выход соединен с первым входом третьего регистра масок, первый выход которого соединен со вторым входом первого блока прерывания избыточных связей, а второй выход этого регистра масок соединен с первым входом четвертого регистра масок, выход которого соединен со вторым входом блока инвертирования выходных переменных. 2. Матрица по п,1, а т л и ч а юut а я с я тем, что первый блок прерывания избыточных связей состоит из двухвходовых элементов И, первые входы которых соединены с соответствующими выходами матр щы элементов И, вторые входы указанных элементов И соединены с первыми выходами третьего регистра масок, а выходы этих элементов И соединены с соответствующими входами маврицы элементов ИЛИ. 3. Матрица по п.1, о т л и ч а ющ а я с я тем, что второй блок прерывания избыточных связей. состоит из двухвходовых элементов ИЛИ, первые входы которых соединены с соответствующими выходами блока инвертирования вхожих переменных, вторые входы соединены с первыми выходами второго регистра масок, а выходы этих элементов соединены с соответствующими входами матрицы элементов И. 4. Матрица по п.1, о т л и ч а ющ а я с я тем, что блок инвертирования входных переменных состоит из суммато- 1О ров по модулю два, первые входы которых соединены с информационными входами матрицы, вторые входы соединены с соответствующими первыми выходами первого регистра масок, а выходы указанных сумматоров по модулю два соеди16 нены с первыми входами второго блока прерывания избыточных связей. Источники информации, принятые во внимание при экспертизе 1. Горман К, Программируемая логическая матрица: новый подход к микропрограммированию.-Журнал PDH", 1973, ноябрь 26. 2. Рейлинг йж. Программируемые логические матрицы - новый элемент систем обработки данных.- Электроника, 1974, M 16, 3. Кавлан Н., Лархем С., Логические ма атриды, программируемые заказчиком вместо произвольной логики.-" лексо« ника, ¹ 14, 1979 (прототип(. 935 945 gg,если Су=1, СИР Qy =д МЙ/ g gg, fCdaCy(6) =1 &. 3, g СС4И Су(ц ) =,Д Й, и (= <Г60б гЛ) = ИЮ > gg, ССАЙ C3(20(gg у 0, ecru C (ceJ=g 935945 1 < 2 5 =Р Kg-9y<9s Чц ч у =g Es=f- ие исмд у р < 2 ecwu Си = У WC С 1=1 Фи,лЮ У 92 Рз 0 д 0 У . g$ 96 Ду и 2 gj gy Os .Уб gee gg.Фи .У. ВНИИПИ Заказ 4213/52 Тираж 731 Подписное Филиал ППП Патент, г. Ужгород, ул. Проектнаа, 4
