Устройство для нагрузочных испытаний силовых транзисторов
Союз Советских
Социалистических
Республик
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОе СКОМУ СВИДЕТЕЛЬСТВУ
6 01 R 31/26 Эаударотаеииьй комитет СССР ао делам изобретеиий и отирмтий Опубликовано 23. 06. 82 ° Бюллетень № 23 (53) УДК 621.382.2 (088. 8) Дата опубликования описания 25. 06. 82 (72) Авторы изобретения А. А..Сакович, В. Е. Либер и M. И. Абрам (71) Заявитель (54) УСТРОЙСТВО ДЛЯ НАГРУЗОЧНЫХ ИСПЫТАНИЙ СИЛОВЫХ ТРАНЗИСТОРОВ Изобретение относится к электронной технике и может быть использовано. для нагрузочных испытаний сило- . . вых транзисторов. Известно устройство, позволяющее воспроизводить нагрузочные режимы 5 силовых транзисторов, содержащее две пары соединенных последовательно диодов и две пары соединенных последовательно транзисторов, под-. ключенных свободными концами к источнику испытательного постоянного . напряжения, а средними точками через узел, содержащий настроечный конденсатор, трансформатор и фильтр -, к нагрузочному сопротивлению !1 . Главным недостатком такого устройства, при проведении длительных испытаний, является неприемлемая величина мощности потерь в .нагрузоч- gp ном сопротивлении. Потери можно уменьшить, если применить известное техническое решение, обеспечивающее рекуперацию час2 ти энергии потерь. В этом случае узел с настроечным конденсатором, трансформатором и фильтром подключается не к нагрузочному сопротивле-. нию, а к источнику испытательного напряжения. При таком исполнении устройства мощность потерь, а также масса и габариты его элементов остаются достаточно большими, так как в схеме циркулирует полная мощность, определяемая испытательным током и напряжением транзисторов, диапазон изменения испытательного режима по отношению к расчетному мал из-за возможности нарушения режима рекуперации, кроме того каждые пары испытываемых транзисторов должны иметь отдельные источники испытательного напряжения и узел рекуперации энергии для обеспечения равномерного распре-. деления испытательных токов и напряжений. 3 9382 Наиболее близким техническим решением к предлагаемому являеТся устройство, содержащее схемные ячейки, включающие две ветви иэ двух соединенных последовательно диодов и две ветви из двух соединенных последовательно испытываемых транзисторов, ветви с диодами подключены анодными концами к отрицательному полюсу источника испытательного пос- 1ð тоянного напряжения, а катодными концами - к положительному полюсу, ветви с испытываемыми транзисторами подключены к цепи из последовательно соединенных первого дополнительного источника испытательного постоянного напряжения и второго дополнитель.ного источника постоянного напряжения, ветви с диодами и ветви с испытываемыми транзисторами в ячейках соединены попарно средними точками, а цепи управления испытываемых тран" зисторов .подключены к блоку управления. Такое устройство имеет малые 2$ потери мощности, небольшие габариты и массу, относительно простую схему, широкий диапазон частот испытательного тока и позволяет проводить испытания транзисторов в режиме усиления t2|.. Недостатком устройства является то, что, при испытании транзисторов в режиме насыщения, имеет место большой разброс по величине испытательных токов. Вследствие существенного различия падений напряжения на транзисторах в отпертом состоянии. Цель изобретения - расширение диапазона режимов испытаний за счет Ео обеспечения требуемой точности задания испытатвльного тока транзисторог a:-режиме насыщения. Поставленная цель достигается тем, что в устройстве, содержащем схемные фЯ ячейки, включающие две ветви иэ Двух соединенных последовательно диодов и две ветви из двух соединенных последовательно испытываемых транзисторов, ветви с диодами одной ячейки, подключенные анодными концами к отрицательному полюсу источника постоянного напряжения, а; катодными концами - к положительному полюсу, ветви с испытываемыми транзисторами другой ячейки, подключены к цепи из последовательно соединенных riepeoro дополнительного источника постоянного напряжения, источника постоян17 - 4 ного напряжения и второго дополнительного источника постоянного напряжения, ветви о диодами и ветви с испыть ваемыми транзисторами во всех ячейках соединены средними точками попарно и цепи управления испытываемых транзисторов, подключенные к блоку управления, схемные ячейки включены последовательно так, что концы ветвей с испытываемыми транзисторами одной. ячейки соединены с концами ветвей с диодами последующей ячейки. Общие точки ветвей разных ячеек могут быть, кроме того, подключены к источнику испытательного постоянного напряжения через дополнительные диоды. На фиг. 1 показана принципиальная схема устройства; на фиг. 2— формы кривых тока и напряжения транзисторов в режиме испытания. Устройство (фиг. 1) содержит цепь из последовательно соединенных первого дополнительного источника 1 постоянного напряжения, источника 2 постоянного напряжения и второго дополнительного источника 3 постоянного напряжения, а также четыре схемные ячейки 4, 5, 6 и 7. Источники 1, 2 и 3 llocTQRHHolo напряжения могут быть выполнены по известной схеме, включающей питающий трансформатор, выпрямитель и емкостной фильтр. Каждая схемная ячейка имеет две ветви 8 и 9 из двух соединенных последовательно диодов 10, 11 и 12, 13 и две ветви 14 и 15 из двух соединенных последовательно испытываемых транзисторов 16, 17 и 18, 19. Средняя точка каждой пары диодов соединена со средней точкой пары испытываемых транзисторов той же ячейки. Ветви 8 и 9 с диодами ячейки 4 подключены анодными концами к отрицательному полюсу источника 2 постоянного напряжения, а катодными концами - к положительному полюсу. Ветви 14 и 15 с испытываемыми транзистора" ми ячейки 7 подключены к цепи последовательно соединенных источников 1, 2 и 3 постоянного напряжения. Схемные ячейки между собой включены последовательно так, что концы ветвей 14 и 15 с испытываемыми транзисторами ячейки 4 соединены с концами ветвей 8 и 9 с диодами ячейки 5 и т.д. При этом образуются два кон9382 5 тура из последовательно соединенных испытываемых транзисторов и диодов. Первый контур включает приборы 16 и 10 всех ячеек, второй — приборы 18 и 12, третий - приборы 11 и 17, четвертый - приборы 13 и 19. Первые два контура подключены к первому дополнительному, источнику 1 постоянного напряжения, а вторые два контура - к второму дополнительному ис- 1о точнику 3 постоянного напряжения. Цепи управления испытываемых транзисторов 16-19 подключены к блоку 20 управления. Работа устройства происходит следующим образом. В момент времени t< открыты транзисторы 16 и 19 ячеек 4-7. Испытательный ток от дополнительного источника 1 протекает по первому контуру, из последовательно соединенных транзисторов 1 6 и диодов 10 (фиг. 2а), а испытательный ток от второго дополнительного источника 3 протекает по четвертому контуру и 3,„ соединенных последовательно транзисторов 19 и диодов 13 всех ячеек. Через открытые транзисторы 16 и диоды 10 к закрытым транзисторам 17 и 18 прикладывается "плюс" а через отпертые транзистора 19 и диоды 13 - "минус" испытательного напряжения от цепи из трех источников 1, 2 и 3 постоянного напряжения. На интервале времени i 6 =t -t под действием сигналов блока 20 управления пара открытых транзисторов 16 и 19, например, в ячейке 6, запи-. рается, а пара закрытых транзисторов 17 и 18 отпирается. При этом напряжение цепи с источниками 1, 2 и 3 делится между отпирающимися и запирающимися транзисторами, возрастая до полного испытательного напряжения на транзисторах 16 и 19 и убывая транзисторах 17 и 18 до величины, равной их прямому падению напряженив открытом состоянии (фиг. 2а, б) Ток запираемых транзисторов 16, 19 убывает до нуля, а отпираемых транзисторов 17, 18 возрастает до величины испытательного тока. Спустя время равное полупериоду - - испытательного тока, от,момента Т t< (момент t ) в ячейке 6 вновь отпираются транзисторы 16 и 19, а транзисторы 17 и 18 запираются. В момент t< коммутация заканчивается. 17 6 Спустя вРемя Ти момента t„ (момент ) вновь отпираются транзисторы 17 и 18, а транзисторы 16 и 19 запираются. Далее процесс повторяется с периодом Ти. Процесс коммутации пар транзисторов, и нагрузка иэ испытательным током и напряжением в остальных ячейках происходит аналогично описанному выше. Для получения требуемой мощности потерь в испытываемых транзисторах, моменты коммутации транзисторов в разных ячейках не должны совпадать. В противном случае испытательное (коммутирующее) напряжение будет делиться между всеми парами одновременно коммутируемых транзисторов. Требуемая мощность. потерь в испытываемых транзисторах при одновременной коммутации их в разных ячейках может быть обеспечена, если общие точки ветвей .разных ячеек подключены к источнику 2 постоянного напряжения через дополнительные диоды, Ток каждого из источников 1 и 3 можно считать неизменным и равным току одного испытываемого транзистора, а напряжение — равным сумме паде" ния напряжения на отпертых приборах одного контура. Напряжение источника 2 составляет .основную долю испытательного напряжения одного транзистора, а ток на межкоммутационных интервалах равен току утечки запертых транзисто; ров и диодов, а на интервалах коммутации - импульсам сквозного тока (рис. 2в) через ветви 14, 15 с транзисторами при их коммутации. Включение всех схемных ячеек уст" ройства последовательно и создание при этом четырех контуров из последо вательно соединенных нескольких диодов и, нескольких испытываемых транзисторов позволяет, несмотря на различия падений напряжения на отдельных приборах при протекании испытательного тока, получить достаточно близкие по величине суммарные падения напряжения на контурах. Это позволяет, при питании от общего источника постОянного напряжения, задать в каж. дом контуре испытательный ток транзисторов в режиме насыщения с требуемой точность и тем самым расширить диапазон режимов испытаний. формула .изобретения Устройство для нагрузочных испытаний силовых транзисторов, со7 9382 держащее схемные ячейки, включающие две ветви из двух соединенных последовательно диодов и две ветви из двух соединенных последовательно испытываемых транзисторов, ветви с s диодами одной ячейки подключены анодными.концами к отрицательному полюсу источника постоянного напряжения, а катодными концами - к поло житеЛьному полюсу, ветви с испыты" 16 ваемыми транзисторами другой ячейки подключены к цепи из последовательно соединенных первого дополнительного источника постоянного напряжения, источника постоянного напря- 1% щения и второго. дополнительного источника постоянного напряжения, вет ви с диодами и ветви с испытываемыми 1транзисторами во всех ячейках соединены средними точками попарно, 20 17 8 а цепи управления испытываемых транзисторов подключены к блоку управления, о т л и ч а ю щ е е с я тем, что, с целью расширения диапазона режимов испытаний, схемные ячейки включены последовательно так, что концы ветвей с испытательными транзисторами одной ячейки соединены с концами ветвей с,диодами последующей ячейки. Источники информации, принятые во внимание при экспертизе l. д. Cohen.. Util isation des Transistor de comaatat ton en env iron emen t пдосй i iР E l ec t ron i gue of appl ications industiel les, 1979, и 267, р, 23-25, рис. 6. 2. Авторское свидетельство СССР по заявке N 2958350/2 1, кл. G 01 R 31 26, 1980. 938217 Составитель Н. Чистякова Р актор А. Шандор Техред С.Мигунова Корректор Г. Orap Заказ 55 70 Тираж 717 Подписное BHkkllN Государственного комитета СССР по делам изобретений и открытий 113035, Москва Ж-35, Раушская наб. д. 4/5 Филиал WA Патент, r. Ужгород, ул. роектная, Ф
