Цифровой измеритель отношения низких частот

 

Союз Советских

Социалистических

Ресиублин

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< >941907 (61 ) Допол н и тел ьное к авт. с вид-ву— (22) Заявлено 13. 10. 80(21) 2990485/18-21 (51) М.. Кл. с присоединением заявки М

G 01 и 23/00

9еударстееииый комитет

СССР ао делам изобретений и открытий (23 } Приоритет

ОЯУбликовано 07. 07 .82. бюллетень Рф 25

Дата опубликования описания 1 О. 07.82 (53) УЙК 621 ° 317.

° 7(088. 8) (72} Авторы изобретения 0 С. Антипов, В.А. Астапов, В. Г. Леонов и:Н.Н. Родионова (71) Заявитель (54) ЦИФРОВО11 ИЗИЕРИТЕЛЬ ОТНОШЕНИЯ Н11ЗКИХ

ЧАСТОТ

Изобретение относится к измери" тельной технике и автоматике и може быть использовано в частотных системах измерения и регулирования, в частности для измерения отношений оборотов, давлений, расходов и др.

Известно устройство для измерения отношений частот, содержащее делитель частоты с установленным коэффициентом деления, соединенный с реверсивным счетчиком, накопительный счетчик с шиной сброса, компаратор чисел, одна группа входов которого соединена с выходом числовых разрядов реверсивного счетчика, а другая группа входов - с выходами числовых разрядов накопительного счетчика, выход компаратора соединен с шиной сброса накопитель ного счетчика и с входом суммирования реверсивного счетчика, один вход устройства соединен с входом делителя частоты, другой вход — с входом накопительного счетчика, а выход - с числовым разрядом реверсивного счетчика (I).

Однако это устройство обладает большой инерционностью,что не позволяет применять его в тех случаях, когда контролируемые или регулируемые параметры изменяются сравнительно быстро, а частоты датчиков являются низкими.

Известно также устройство для измерения отношения частот, содержащее последовательно соединенные первый частотный датчик и первый преобразователь периода частоты в двоичный код, информационные . и управляющие выходы которого сое" динены соответственно с информацион" ными входами и входом управления. гв переписью первого регистра хранения кода, второй частотный датчик, блок образующих частот, выполненный в виде последовательно

941907 ф

3 соединенных кварцевого генератора и делителя частоты, первый выход которого соединен с вторым входом первого устройства преобразования периода частоты в двоичный код, S второй выход делителя частоты соединен с синхронизирующими входами блока. управления и ключа, управляющий вход которого соединен с первым выходом блока управления, накопитель- о ный счетчик, счетный вход которого соединен с выходом ключа, а вход обнуления - с вторым выходом блока управления, информационные выходы накопительного счетчика под- 5 ключены к информационным входам регистра хранения кода, вход управления переписью которого соединен с третьим выходом блока управления, а информационные выходы регистра хра- 20 нения кода соединены с блоком индикации (2).

Однако это устройство имеет невысокую точность при измерении отношений частот близких к единице, так как коэффициент пропорциональности = — òðóäíî сделать достаточно к„ большим, потому что верхний предел оограничен быстродействием элементной базы, а нижний предел К - необходимой точностью при измерении частоты „. Кроме того, поскольку частоту можно менять только дискретно, в соответствии с номиналами кварцевых резонаторов, коэффициент пропорциональности невозможно сделать, любым.

Цель изобретения — повышение точности измереню.

Эта цель достигается тем, что в о цифровой измеритель отношения низких частот, содержащий последовательно соединенные первый частотный датчик и первый преобразователь периода частоты в двоичный код, информацион" ные и управляющий выходы которого соединены соответственно с информационными входами и входом управления переписью первого регистра хранения кода, второй частотный датчик, . блок образцовых частот, выполненный в виде последовательно соединенных кварцевого генератора и делителя частоты, первый выход которого соединен с вторым входом первого устройства преобразования периода частоты в двоичный код, второй выход делителя частоть соединен с синхронизирующими входами блока управления и ключа, управляющий вход которого соединен с первым выходом блока управления, накопительный счетчик, счетный вход которого соединен с выходом ключа, а вход обнуления — с вторым выходом блока управления, информационные выходы накопительного счетчика подключены к информационным входам регистра хранения кода, вход управления переписью которого соединен с третьим выходом блока управления, а информационные выходы регистра хранения кода соединены с блоком индикации, введены. двоичный накапливающий сумматор, коммутатор, второй регистр хранения кода и второй преобразователь периода частоты в двоичный код, первый вход которого соеди нен с выходом второго частотного датчика, при этом информационные и управляющий вь ходы второго преобразователя периода частоты в дзоичный код соединены соответственно с информационными входами и входом управления переписью второго регистра хранения кода, второй вход второго преобразователя периода частоты в двоичный код подключен к первому выходу делителя частоты, причем информационные входы двоичного накапливающего сумматора соединены с выходами коммутатора, вход управс ления которого соединен с четвертым выходом блока управления, первые входы коммутатора соединены с выходами первого регистра хранения кода, вторые входы коммутатора подключены к прямым выходам второго регистра хранения кода, инверсные выходы которого соединены с установочными входами двоичного накапливающего сумматора, вход управления записью установочного кода которого соединен с пятым выходом блока управления, второй вход которого соединен с выходом переполнения накапливающего сумматора, вход суммирования которого подключен к второму выходу делителя частоты.

На чертеже изображена схема цифрового измерителя отношения низких частот.

Цифровой измеритель содержит преобразователь 1 периода частоты в двоичный код, частотный датчик

2, регистр 3 хранения кода, блок

4 образцовых частот, включающий

5 94 в себя кварцевый генератор 5 и дели. тель 6 частоты, блок 7 управления, ключ 8 накопительный счетчик регистр 10 хранения кода, блок 11

;индикации, коммутатор 12, двоичный накапливающий сумматор 13, регистр 14 хранения кода, преобразователь 15 периода частоты в двоичный ксд и частотный датчик 16.

Измеритель работает следующим образом.

Преобразователь 1 периода частоты в двоичный код циклично осуществляет преобразование периода частоты сигнала датчика 2 в пропорциональный периоду двоичный код. По завершению каждого цикла на информационных выходах преобразователя

1 имеется параллельный двоичный код, полученный путем подсчета числа импульсов образцовой частоты 14 с первого выхода делителя

6 частоты в течение V> периодов частоты Х сигнала первого датчи4 ка 2, равный,1 = — с управляющего

®w5

I 1Х выхода преобоазователя 1 на вход управления переписью первого регистра 3 хранения кода поступает сигнал, по которому код на информа ционных выходах преобразователя 1 переписывается в первый регистр 3 хранения кода. Далее цикл повторяется

Длительность цикла преобразования равна длительности Ol, периодов частоты 1х сигнала первого датчика, число 1я,выбирается из условия обеспечения точности преобразования при образцовой частоте „, которая в свою очередь определяется быстродействием элементной базы устройства.

Таким образом, в первом регистре

3 хранения кода информация обновляется с каждым циклом работы преобразова теля 1 периода частоты сигнала первого датчика 2 в двоичный код, Аналогично, но со своим циклом, равным длительности периодов частоты сигнала второго датчика 16, работает второй преобразователь 15 периода частоты в двоичный код, пропорциональный периоду частоты сигнала второго датчика, равный

K =—

a)f1 к

С помощью двоичного накапливающего сумматора 13, коммутатора 12, 40

55 датчика в двоичныи код.

Коэффициент пропорциональности, задаваемый путем сдвига инверсного кода второго регистра 14 хранения, является дискретным и равен 2

Чтобы задать какой-либо коэффициент пропорциональности, отличный от 2 на суммирующие входы двоичного накапливающего сумматора 13 через коммутатор 12 подается прямой код второго регистра 14 хранения кода, при этом с помощью коммутатора 12 и блока 7 управления осуществляется сдвиг прямого кода второго ре" гистра 14 хранения кода на необходимое число разрядов, а сумматор

13 производит суммирование нужное число раз кода, поданноГо на его входы с каждым тактовым импульсом, поступающим на вход суммирования с второго выхода делителя 6 частоты. Таким образом, после пред1907 6 блока 7 управления и счетчика 9 с регистром 10 хранения коды К и К< пропорциональные периоду частоты соответственно первого и второго

5 датчиков, преобразуются в код К, пропорциональный отнашению частот, Ьк, К= где И " коэффициент"пропор х циональности между действительным

10 отношением частот и кодом этого отношения на выходе цифрового преобразователя.

В начале каждого цикла преобразования ключ 8 закрыт, с выхода

15 блока 7 управления на вход управления записью установочного кода двоичного накапливающего сумматора.

13 поступает сигнал, по которому в двоичный накапливающий сумматор записывается инверсный код второго регистра 14 хранения кода, сдвину" тый на И„ разрядов.. Число И4: определяется необходимым коэффициентом пропорциональности между отношением х частот сигналов датчиков .г — и кодом

I х этого отношения, при этом записываемый в двоичный накапливающий сумматор 13 инверсный код с выхода второго регистра 14 хранения кода умножается на 2 . Число N4 опреде"

1 ляет разрядность двоичного накапливающего сумматора 13, которая равна

К =1 + и где М - разрядность двоичного накапливающего сумматора, К ", 35 разрядность второго преобразователя

15 периода частоты сигнала второго

941907 варительной установки двоичного накапливающего сумматора 13 и ряда суммирований прямого кода второго регистра 14 хранения кода в двоичном накапливающем сумматоре

11 Ив

13 будет записано число lt, 2 +К 22.

1= 1 где К - значение инверсного кода второго регистра 14 хранения, К " то же прямого кода; vl„ означает на сколько сдвинут прямой код второго регистра 14 хранения кода в 4 -м подготовительном такте; ь - число подготовительных. тактов.

Во время подготовительных тактов происходит обнуление накопитель" його счетчика 9 сигналом с выхода .блока 7 управления. После всех подготовительных тактов через коммутатор 12, управляемый от блока

7 управления, на информационные входы двоичного накапливающего сумматора 13 подается прямой код с регистра 3 хранения кода первого преобразователя 1 периода частоты в двоичный код, с выхода блока 7 управления поступает сигнал на открытие ключа 8 и с каждым импульсом тактовой частоты, поступающей с второго выхода делителя 6 частоты на вход суммирования двоичного накапливающего сумматора 13 и через ключ

8 на счетный вход накопительного счетчика 9, в двоичном накапливающем сумматоре 13 происходит суммирование прямого кода с выхода первого регистра 3 хранения кода с кодом уже записанным до этого. в двоичном накапливающем сумматоре 13, в накопительном счетчике 9 производится подсчет тактовых импульсов.

После того, как двоичный накапливающий сумматор 13 переполнится, а это происходит, когда число, записанное в нем, равно или превышает 2, т.е. справедливо с точностью н до К1 следующее равенствоК g +К 2 1+

1 2.

+ -К 2 а 2 =, с выхода переполА И1» Н

1=1 нения двоичного накапливающего сумматора 13 на второй вход блока

7 управления поступает сигнал, по которому блок 7 управления сигналом со своего первого выхода закрывает ключ 8, сигналом со своего третьего выхода переписывает содержимое накопительного счетчика 9 в регистр 10 хранения кода, пропорционального соIO отношению частот датчиков, после чего с регистра 10 этот код поступает на блок 11 индикации ° Далее цикл преобразования повторяется.

Таким образом, в счетчике записан код

2."-К,.2.""-К 2."" К,(2!""- Z 1)

К=

%1 1=1

К, К, 211(% (Я„Я и Х1)( à.õ" "

1и2.,N1 < и1 где М= 1,Й YI2. / коэффициент прои11 4:1 порциональности

15. между истинным соотношением частот и кодом этого соотношения.

Например, чтобы обеспечить коэффициент пропорциональности 1000 при

М„= И1„, необходимо принять НЕЕ=10, т.е. записать в двоичный накапливающий сумматор 13 по установочным входам инверсный код второго регистра 14 хранения кода, пропорционального периоду частоты второго датчика 16, умноженный íà 1024, принять и„ =3, И =4, т.е. добавить в двоичный накаплйвающий сумматор 13 прямой код второго регистра 10 хранения кода пропорционального периоду частоты второго датчика, умноженный в первом случае на 8, во втором35 HB 16.

Поскольку преобразователи 1 и

15 периода частоты в двоичный код работают каждый со своим циклом, независимо от цикла работы двоич4о ного накапливающего сумматора 13, для исключения возможности совпадения момента перезаписи кода в регистры 10 хранения кода с моментом суммирования в двоичном накап4S ливающем сумматоре 13 фронты импульсов частоть f g по которым происходит суммирование, и сигналы переписи кода в первый и второй регистры хранения кода разнесены во време5в ни.

Предлагаемый цифровой измеритель отношения низких частот позволит повысить точность измерения отношения низких частот и обеспечить полуЫ чение любого коэффициента пропорцио. нальности между действительным отношением частот и кодом этого отношения.

9 формула изобретения

Цифровой измеритель отношения низких частот, содержащий последовательно соединенные первый частотный датчик и первый преобразователь периода частоты в двоичный код, информационные и управляющий выходы которого соединены соответственно с информационными входами и входом !ф управления переписью первого регистра хранения кода, второй частотный датчик, блок образцовых частот, выполненный в виде последовательно соединенных: кварцевого генератора и делителя частоты, первый выход которого соединен со вторым входом первого устройства преобразования периода частоты в двоичный код, второй выход делителя частоты соединен с синхронизирующими входами блока управления и ключа, управляющий вход которого соединен с первым выходом блока управления, накопительный счетчик, счетный вход которого сое- д динен с выходом ключа, а вход обнуления - с вторым выходом блока управления, информационные выходы накопительного счетчика подключены к информационным входам регистра храненияз кода, вход управления переписью которого соединен с третьим выходом блока управления, а информационные выходы регистра хранения кода соединены с блоком индикации, о т л и ч а юшийся тем, что, с целью.повышения точности измерения, в него введены двоичный накапливающий сумматор, коммутатор, второй регистр хра941907 10 нения кода и второй преобразователь периода частоты в двоичный код, первый вход которого соединен с выхо," дом второго частотного датчика, при этом информационные -v управляющий выходы второго преобразователя периода частоты в двоичный код соединены соответственно с информационными входами и входом управления переписью второго регистра хранения кода, второй вход второго преобразователя периода частоты в двоичный код подключен к первому выходу делителя час. тоты, причем информационные. входы двоичного накапливающего сумматора соединены с выходами коммутатора, вход управления которого соединен с четвертым выходом блока управления, первые входы коммутатора соединены с выходами первого регистра хранения кода, вторые входы коммутатора подключены к прямым выходам второго регистра хранения кода, инверсные выходы которого соединены с:установочными входами двоичного накапливающего сумматора, вход управления записью установочного кода которого соединен с пятым выходом блока управления, второй вход которого сое-, динен с выходом переполнения накапли-. вающего сумматора, вход суммирования которого подключен к второму выходу делителя частоты.

Источники информации, принятые во внимание при экспертизе

1. Авторское .свидетельство СССР и 310188, кл. 5 Ol и 23/00, 23.03.70.

2. Авторское свидетельство СССР

М 538306, кл. G 01 R 23/00, 30.09.75.

941907

Составитель Е. Винокурова

Редактор Н. Рогули Техред T. Иаточка . Корректор В. Синицкая аказ 0 3 Тираж 7 7 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 илиал ППП Патент, г. жгород, ул.. Проектная,