Усилитель с дискретным коэффициентом усиления

 

Союз Советских

Социалистических

Республик

О П И С А Н И Е ()942049

ИЗОБРЕТЕ Н ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТ8У (61) Дополнительное к авт. саид-ву (22) Заявлено 13 ° 1! . 80 (21) 3003251/18-24 с присоелинением заявки № (23) Приоритет (51) М. Кл.

G Об G 7/12

Ркудеретмнный комитет ао делам нзабретеннй и открытий

Опубликовано 07,07.82. Бюллетень № 25

Дата опубликования описания 07.07.82 (53) УДК 681 ° 335 (088.8) (72) Авторы изобретения

Г.М.Борковский и Н.В.Максимяк

Всесоюзный научно-исследовательский--инст итут геофизических методов разведки (71) Заявитель (54) УСИЛИТЕЛЬ С ДИСКРЕТНИМ КОЭФФИЦИЕНТОМ

УСИЛЕНИЯ

Изобретение относится к усилительной технике и может быть использовано в аналоговых вычислительных машинах.

Известен усилитель с дискретным коэффициентом усиления, содержащий усилительные блоки, ключи, компараторы, источники опорного напряжения, блок управления 1 J.

Недостатком этого усилителя яв10 ляется низкая точность работы, Наиболее близким к предлагаемому является усилитель с дискретным коэффициентом усиления, содержащий усилительные блоки, ключи, компараторы, первый и второй источники опорных напряжений, блок управления, дешифратор, блок синхронизации, реверсивный двоичный счетчик, триггер, блок памяти Г2).

Этот усилитель с дискретным коэффициентом усиления характеризуется сложной функциональной схемой и низкой надежностью работы.

Целью изобретения является упрощение и повышение надежности работы с сохранением быстродействия и точности.

Для достижения поставленной цели в усилитель с дискретным коэффициентом усиления, содержащий соединенные . последовательно и усилительных блоков, и ключей, выход каждого усилительного блока подключен ко входу соответствующего ключа, первый и второй компараторы, первые входы которых соединены с выходами и ключей и являются выходом усилителя, первый и второй источники опорных напряжений, выходы которых подключены к вторым входам соответственно первого и второго компараторов, первый дополнительный ключ, вход которого соединен со входом первого усилительного блока, выход первого дополнительного ключа подключен к выходам ключей, блок управления, триггер, реверсивный двоичный счетчик, дешифра3 94 тор, блок памяти, блок синхронизации, выходы первого и второго компараторов соединены с первым и вторым вхо ; дами блока управления, вход запрета которого подключен к первому выходу блока синхронизации, второй выход блока синхронизации соединен с входами установки в исходное состояние триггера и реверсивного двоичного счетчика, первый и второй счетные входы которого подключены к первому и второму выходам блока управления, прямой и инверсный выходы триггера соединены с первым и вторым входами блока управления, третий выход блока управления подключен к счетному входу триггера, третий выход блока синхронизации соединен с тактовым входом триггера и разрядным входом реверсивного двоичного счетчика, первый и второй прямые выходы которого подключены соответственно к первым и вторым информационным входам блока памяти и дешифратора, выходы блока памяти являются цифровым выходом усилителя, выходы дешифратора подключены к управляющим входам и ключей и первого дополнительного ключа, четвертый выход блока синхронизации соединен с входом сброса памяти блока памяти, вход блока синхронизации является входом синхронизации усилителя, введены дополнительный усилительный блок и второй дополнительный ключ, вход которого соединен с входом дополнительного усилительного блока и является входом усилителя, выход :;второго дополнительного ключа подключен к выходу дополнительного усилительного блока и к входу первого из и усилительных блоков, инверсный выход триггера соединен с управляющим входом второго дополнительного ключа и третьим информационным входом блока памяти, первый и второй прямые выходы и первый и второй инверсные выходы реверсивного счетчика подключены соответственно к первому и второму, третьему и четвертому дополнительным входам блока управления.

Блок управления содержит элементы И-НЕ, вход первого элемента И-НЕ является первым информационным входом блока управления, выход первого элемента И-НЕ подключен к первому входу второго элемента И-НЕ, пер2049

35 го

55 вый вход третьего элемента И-HE является вторым информационным входом блока управления, выход третьего элемента И-НЕ соединен с первым входом четвертого элемента И-НЕ, второй вход второго элемента И-НЕ подключен к первому входу пятого элемента И-НЕ, второй вход которого соединен с первым входом шестого элемента И-НЕ, второй вход которого подключен к первому входу седьмого элемента И-НЕ, второй вход которого соединен с первыми входами восьмого и девятого элементов И-НЕ, первый вход третьего элемента И-НЕ подключен к второму входу шестого элемента И-НЕ,к первым входам десятого и одиннадцатого элементов И-НЕ, третьи входы шестого и седьмого элементов И-НЕ соединены с вторым входом третьего элемента И-НЕ, третий вход второго элемента И-НЕ подключен к третьему входу пятого элемента И-НЕ, четвертый вход которого соединен с выходом первого элемента И-НЕ и с вторыми входами восьмого и девятого элементов И-НЕ, второй вход пятого элемента И-НЕ подключен к второму входу десятого элемента И-НЕ, первый вход девятого элемента И-НЕ соединен с вторым входом одиннадцатого элемента И-НЕ, третьи входы третьего и восьмого элементов И-HE соединены между собой, выход второго элемента И-НЕ подключен к второму входу четвертого элемента И-НЕ, выходы пятого, шестого, седьмого и восьмого элементов И-НЕ подключены к соответствующим входам двенадцатого элемента И-НЕ, выходы девятого, десятого и одиннадцатого элементов

И-НЕ соединены с соответствующими входами тринадцатого элемента И-НЕ, вторые входы десятого и одиннадцатого элементов И-НЕ являются соответственно первым и вторым входами блока управления, третьим входом которого является четвертый вход второго элемента И-НЕ, первым, вторым и третьим выходами блока управления являются соответственно выходы двенадцатого, тринадцатого и четвертого элементов И-НЕ, третий вход второго и первый вход пятого элементов И-НЕ являются соответственно первым и вторым дополнительным входами блока управления, третьим и четвертым дополнительными входами которого являются соответственно третий вход

9420

1О

15 за

25 зо

4о

5 восьмого и третий вход седьмого элементов И-НЕ.

На фиг.l приведена функциональная схема предлагаемого усилителя с диск ретным коэффициентом усиления; на фиг.2 - функциональная схема блока управления °

На фиг.! и фиг.2 обозначены вход

1, дополнительный усилительный блок

2, первый, второй, ..., и-ый усилительный блоки 3- 1, 3-2, ..., 3-и первый и второй дополнительные ключи 4 и 5, первый второй,,, n-ый ключи 6- 1, 6-2. . ., 6-п первый и второй источники 7 и 8 опорных напряжений, первый и второй компараторы 9 и 10, блок 11 управления, дешифратор 12, триггер 13, реверсивный двоичный счетчик 14, блок 15 памяти, блок 16 синхронизации, вход 17 синхронизации, выход 18 и цифровой выход 19 усилителя, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый и три,надцатый элементы И-НЕ 20, 21, 22, 23, 24, 25, 26, 27, 28, 29, 30, 31 и 32, первый и второй информационные входы 33 и 34, первый, второй и третий входы 35, 36 и 37, первый, второй и третий выходы 38, 39 и 4(), первый, второй, третий и четвертый дополнительные входы 41, 42, 43 и 44.

Усилитель с дискретным коэффициентом усиления работает следуюзим образом.

На вход 17 синхронизации поступает импульс запуска. Под его воздействием блок 16 синхронизации начинает цикл работы, при котором вначале вырабатывается импульс переписи кода усиления и подается в блок

15 памяти, затем импульс установки в исходное состояние. Триггер 13 устанавливается в положение, при котором на его инверсном выходе "0", а реверсивный двоичный счетчик 14 устанавливается в положение, при котором на его прямых выходах устанавливаются "1". Сигналы с реверсивного двоичного счетчика !4 поступают на дешифратор 12, который обеспечивает замкнутое состояние последнего из и ключей б- и и разомкнутое состояние остальных ключей.

Потенциал с инверсного выхода триггера 13 обеспечивает замкнутое

49 6 состояние второго дополнительного ключа 5.

Усилительные блоки 3- 1, 3-2,..., 3-п, имеют одинаковые коэффициенты усиления, равные 2, а дополнительный усилительный блок 2 имеет коэффициент усиления, равный 2 где к - число выходов дешифратора 12.

Таким образом, в исходном состоянии усилитель с дискретным коэффициентом усиления устанавливается на усиление 2". При этом через последний ключ 6-п сигнал со входа 1, усиленный в 2" раз, подается на выход 18.

Если этот усиленный сигнал (выборка сигнала) такой величины, что срабатывает первый компаратор 9, то через блок 11 управления обеспечивается перевод реверсивного двоичного счетчика 14 из состояния "ll" в состояние "10" в момент заднего фронта поступивыего на его вход от блока 16 синхронизации первого импульса выбора усиления. При этом состояние триггера 13 не меняется. Дешифратор 12 по сигналам от реверсивного двоичного счетчика 14 обеспечивает размыкание последнего ключа 6-п и замыкание предпоследнего 6-(n-l), (или, например, ключа 6-2), т.е. на выход l8 поступит усиленная в

2" раз выборка сигнала со входа 1.

Этот угиленный сигнал сравнивается первым и вторым компараторами 9 и

10. Если сигнал выборки достаточно большой величины, то через блок 11 управления реверсивный двоичный, счетчик !4 переводится в состоя" ние "Ol по заднему фронту второго импульса выбора усиления от бло" ка 16 синхронизации. Дешифратор 12 при этом обеспечивает размыкание ключа 6-2 и замыкание ключа 6-1.

Если же к моменту прихода первого импульса выбора усиления величина сигнала выборки лежит в пределах между величинами опорных напряжений, то состояние всех функциональных блоков не изменяется, то же происходит, если величина сигнала выборки не меняется к моменту прихода второго импульса выбора усиления, т.е. обеспечивается величина коэффициента усиления, равная 2 . Состояние

Ь функциональных блоков не изменится и при третьем импульсе выбора усиления, если величина си гнала выборки осталась прежней, та к как блок

942049 8

11 управления блокируется импульсом запрета от блока 16 синхронизации.

Если же к этому моменту величина сигнала выборки увеличилась и оказалась выше верхнего опорного напряжения, то импульс запрета не препятствует блоку 11 управления перевести реверсивный двоичный счетчик

14 в состояние н10", при котором дешифратор 12 обеспечивает величи-„ ну коэффициента усиления, равную 2

Если же перед первым или вторым импульсом выбора усиления величина выборки сигнала меньше нижнего опорного уровня, то срабатывает второй компаратор 10 ° Блок 11 управления разрешает по заднему фронт. импульса выбора усиления перевод триггера

13 в состояние "1" на инверсном входе, а реверсивный двоичный счетчик

14 переводится в состояние 01".

Этим достигается размыкание второго дополнительного ключа 5 и последнеГ го ключа 6- и и з а мы ка ни е перво го ключа 6-1, что обеспечивает усиление, равное 2"О Усиленная выборка передается на входы первого и второго компараторов 9 и 10.

Если к моменту очередного импульса выбора усиления обеспечивается величина выборки больше верхнего опорного напряжения, то через блок 11 управления обеспечивается перевод реверсивного двоичного счетчика 14 в состояние, при котором величина коэффициента усиления равна 2 . Если же величина сигнала выборки меньше нижнего опорного напряжения, то через блок 11 управления, реверсивный двоичный .счетчик 14 и де шифратор 12 обеспечивается величина коэффициента усиления, равная 2

И

При поступлении третьего импульса выбора усиления, если к моменту его прихода величина сигнала выборки выше верхнего опорного напряжения то блок 11 управления переводит триг гер 13 в состояние 0" по инвертному выходу, а реверсивный двоичный счетчик 14 возвращается в исходное состояние, В случае, когда перед приходом третьего импульса выбора усиления величина коэффициента усиления равна 2" и величина сигнала выборки меньше нижнего опорного напряжения, то через второй компаратор 10, блок

ll управления по заднему фронту третьего импупьса выбора усиления обеспечивается перевод реверсивного двоичного счетчика 14 в состояние "11".

При этом размыкается ключ 6-2 и замыкается ключ 6-п. После окончания выборки с приходом очередного импульса сихронизации вырабатывается импульс переписи кода усиления в блок

15 памяти и в него же записывается состояние инверсного выхода триггера 13 в состояние реверсивного дво" ичного счетчика 14.

По сравнению с прототипом предлагаемый усилитель с дискретным коэффициентом усиления обладает более,.р. простой функциональной схемой и повышенной надежностью работы при сохранении быстродействия и точности работы.

15 формула изобретения

55 ного двоичного счетчика, первый и второй счетные входы которого подключены к первому и второму выходам блока управления,прямой и инверсный выходы триггера соединены с первым и вторым входами блока управления, третий выход блока управления подключен к счетному входу триггера, третий выход блока синхронизации

l, Усилитель с дискретным коэффициентом усиления, содержащий соединенные последовательно и усилительных блоков, и ключей, причем выход каждого усилительного блока подключен к,входу соответствующего ключа, первый и второй компараторы, первые входы которых соединены с выходами и ключей и являются выходом усилителя, первый и второй источники опорных напряжений, выходы которых подключены к вторым входам соответственно первого и второго ком35, параторов, первыи дополнительный ключ, вход которого соединен с входом первого усилительного блока, выход первого дополнительного ключа подключен к выходам ключей, блок управления, 40 триггер, реверсивный двоичный счетчик, дешифратор, блок памяти, блок синхронизации, выходы первого и второго компараторов соединены с первым и вторым входами блока управления, вход запрета которого подключен к первому выходу блока синхронизации, второй выход блока синхронизации соединен с входами установки в исходное состояние триггера и реверсив30

9 94204 соединен с тактовым входом триггера и разрядным входом реверсивного двоичного счетчика, первый и второй прямые выходы которого подключены соответственно к первым и вторым информационным входам блока памяти и дешифратора, выходы блока памяти являются цифровым выходом усилителя, выходы дешифратора подключены к управляющим входам . ключей и 10 первого дополнительного ключа, четвертый выход блока синхронизации соединен с входом сброса памяти, вход блока синхронизации является входом синхронизации усилителя, о т л ич а ю шийся тем, что, с целью упрощения и повышения надежности работы усилителя,в него.,введены дополнительный усилительный блок и второй дополнительный ключ, вход которого соединен с входом дополнительного усилительного блока и является входом усилителя, выход второго дополнительного ключа подключен к выходу дополнительного усилительного блока и к входу первого из и усилительных блоков, инверсный выход триггера соединен с управляющим входом второго дополнительного ключа и третьим информационным входом блока памяти, первый и второй прямые выходы и первый и второй инверсные выходы реверсивного счетчика подключены соответственно к первому и второму, третьему и чет35 вертому дополнительным входам блока управления, 2. Усилитель по и. 1, о т л и ч а ю шийся тем, что блок управления содержит элементы И-НЕ, вход первого элемента И-НЕ является первым информационным входом блока управления, выход первого элемента И-НЕ подключен к первому входу второго элемента И-НЕ, первый вход третьего элемента И-НЕ является вторым информационным входом блока управления, выход третьего элемента

И-НЕ соединен с первым входом четвертого элемента И-НЕ, второй вход

50 второго элемента И-НЕ подключен к первому входу пятого элемента И-НЕ, второй вход которого соединен с первым входом шестого элемента И-НЕ, второй вход которого подключен к

55 первому входу седьмого элемента .И-НЕ, второй вход которого соединен

9 l0 с первыми входами восьмого и девя fo го элементов И-НЕ, первый вход третьего элемента И-НЕ подключен к. второму входу шестого элемента И-НЕ, к первым входам десятого и одиннадцатого элементов И-НЕ, третьи входы шестого и седьмого элементов И-HE соединены с вторым входом третьего элемента И-НЕ, третий вход второго элемента И-НЕ подключен к третьему входу пятого элемента И-НЕ, четвертый вход которого соединен с выходом первого элемента И-НЕ и с вторыми входами восьмого и девятого элементов И-НЕ, второй вход пятого элемента И-НЕ подключен к второму входу десятого элемента И-HE первый вход девятого элемента NHE соединен с вторым входом одиннадцатого элемента И-НЕ, третьи входы третьего и восьмого элементов

И-НЕ соединены между собой, выход второго элемента И-HE подключен к второму входу четвертого элемента

И-НЕ, выходы пятого, шестого,сседьмого и восьмого элементов И-HE подключены к соответствующим входам двенадцатого элемента И-HE выходы девятого, десятого и одиннадцатого элементов И-НЕ соединены с соответствующими входами тринадцатого элемента И-НЕ, вторые входы десятого и одиннадцатого элементов И-HE являются соответственно первым и вторым входами блока управления, третьим входом которого является четвертый вход второго элемента И-НЕ, первым, вторым и третьим выходами блока управления являются соответственно выходы двенадцатого. тринадцатого и четвертого элементов И-НЕ, третий вход второго и первый вход пятого элементов И-НЕ являются соответственно первым и вторым дополнительными входами блока управления, третьим и четвертым дополнительными входами которого являются соответственно третий вход восьмого и третий вход седь-. мого элементов И-НЕ.

Источники информации, принятые во внимание при экспертизе

1. Патент Франции и 2110758, кл. H 03 G 3/00, опублик.1972.

2. Авторское свидетельство СССР

N 482758, кл. G 06 F 15/20, 1968 (прототип).

942049,77

Составитель 0.0траднов

Техред Е. Каритон чик Корректор Е, Роако

Редактор С. Тараненко

Филиал ППП "Патент", г.ужгород, ул.Проектная,4

Заказ 4843/41 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 8-35, Раушская наб., д.4/5