Устройство сжатия информации

 

< 942109

ОIlИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социапкстическмз реснубпкк (Sl ) Дополнительное к авт. спид-ву N0 84291 1 (22) Заявлено 27.06.80 (2) ) 2924647у18с присоединением заявки М— (23) Приоритет

Опубликовано 07.07.82. Бюллетень № 25

Дата опубликования опнсання07.07.82 (51) М. Кл.

G 08 С 19/28 фвудараюевй вематет

CCCP ю дмам юобретеняв в открмтвН (53) УДК621.398 (088.8) Т. К. Исмаилов, И. Я. Акушский, Э. И. Криман, Л. Г. Геворков и А. А. Абишев (72) Авторы изобретения

Особое конструкторское бюро Каспий

АН Азербайджанской CCP (7I ) Заявитель (54) УСТР©ЙСТВО СЖАТИЯ ИНФОРМАЦИИ

Изобретение относится к вычислительной технике и может быть использовано в тепеметрических системах, в частности в системах сбора и обработки информации о научном эксперименте для уменьшения объема информации при отсутствии

5 априорных сведений о возможных флуктуациях исследуемого процесса.

По основному авт. св. % 842911 известно устройство для сжатия последовательности сигналов, содержашее компаратор, один из входов которого подключен к выходу интерпопятора, а выход— ко входу аналого-цифрового преобразователя, выход которого подключен к выходу интерлолятора, и кодер длинных серий, дешифратор, вход которого подключен к выходу аналого-цифрового преобразователя,и выхоаы подключены к счетным входам счетчиков и первым входам пер- 20 вой группы элементов И, к вторым входам которой подключен выход первого улравпяюшего ключа, объединенный с синхронизируюшим входом кодера длинных

2 серий, выходы первой группы элементов

И подключены к сдвиговым входам циклических сдвигаюших регистров, выходы последних разрядов которых подключены к входам элемента ИЛИ, выхоа которого подключен к входу кодера длинных серий, выход второго управляюшего ключа подключен к синхронизируюшему входу блока сравнения кодов, к счетным входам двоичного счетчика опроса и кольцевого счетчика опроса, выходы которого подключены к Я-входам первого буферного регистра и к вторым Bxop,àì мультиплексора, к первым входам которого подключены разрядные выходы счетчиков, а его выходы подключены к первым входам блока сравнения кодов и к -входам заломинаюшего регистра, выходы разрядов которого подключены к вторым входам блока сравнения кодов, выход которого подключен к входам записи запоминаюшего регистра, первого и второго буферных регистров; к 3 -входам второго буферного регистра подключены выходы

942109 ф двоичного счетчика опроса, выходы разрядов первого и второго буферных регистров подкпючены соответственно к первым входам второй и третьей группы элементов И, к вторым входам которых подключен выход последнего разряда кольцевого счетчика опроса, который подключен к Ъ

R-входу запоминаюшего регистра и к входу элемента задержки, выход которого подкпючен к счетному входу генератора 1п кодов, выходы разрядов которого подключены к D-входам циклических сдвигаюших регистров; выходы второй группы элементов И подключены и к R-входам счетчиков и входам записи циклических сдвигаюших регистров, выходы третьей группы элементов И подключены к выходам шин устройства, выход последнего разряда генератора кодов подключен к первому входу триггера режима, второй вход которой соединен с управпяюшим входом устройства, выходы триггера режима подключены к первым входам первого и второго управпяюших кпючей, вторые входы которых подключены к генератору"., тактовых импульсов (1).

Недостатком данного устройства является то, что оно не сжимает поспедова» тепьности сигналов, в которых имеет место равновероятное распределение ошиб. ки предсказания, т.е. при P(I?„-)=@АМ (где

Р (9< ) — вероятность появления ошибки 1„), В частности, этот недостаток проявляется, если ошибка интерполирования носит близкий к периодическому во времени характер, т,е. дпя поспедоватепьностей, у

35 которых ьи;=и(e„) -и(e„) сомя1, где И((„) - номер выборки, на котором ю ошибка встречается в t-товый раз.

Ue mь изобретения — расширение функциональных возможностей устройства.

Поставленная цепь достигается тем, что в устройство сжатия информации вве45 йены мультиплексор, триггер и второй предварительный кодер, первый выход которого соединен с первым входом мультиплексора, выход которого подкпючен к первому входу первого предварительного кодеоа, выход которого соединен с первой управпяюшей шиной, выход аналогоцифрового преобразователя соединен с вто-. рым входом мупьтиппексора, с входом интерпопятора и с первым входом второго предварительного кодера, второй выход которого подключен к второму входу первого предварительного кодера, третий выход — к первому входу триггера, первый, второй выходы которого подключены соответственно к третьему и четвертому входам мультиплексора и к второму входу второго предварительного кодера, третий и четвертый входы которого соединены соответственно с вторым и третьим входами триггера и второй и третьей управпяюшими шинами, пятый вход второго предварительного кодера соединен с шиной синхронизации.

Кроме того, второй кодер содержит

\ элементы И, группу элементов И, эпементы НЕ, эпементы ИЛИ, счетчик импульсов, сумматор, мультиплексор, элементы задержки, формироватепь импульсов и элементы памяти, выход первого элемента И подключен к первым входам первого счетчика импульсов первого элемента памяти и к входу первого элемента задержки, выход которого соединен с вторым входом первого эпемента памяти, выход которого подключен к первому входу мультиплексора и к входам группы элементов НЕ, выходы которых соединены с первым входом сумматора и с входами второго элемента И, выход которого соединен с входом формирователя импульсов, с входом третьего элемента И и с входом первого элемента ИЛИ, выход которого подключен к первому входу четвертого элемента И, выход которого соединен с первым входом второго элемента памяти, первый выход первого счетчика импульсов подключен к третьему входу первого элемента памяти и к второму входу сумматора, выход которого соединен с вторым входом второго элемента памяти, второй выход первого счетчика импульсов соединен с первым входом пятого эпемента И и,с вторым входом мультиппексора, выход которого подключен к третьему входу второго элемента памяти, выход пятого элемента И подключен к первому входу второго счетчика импульсов, к второму входу которого подключен выход второго элемента задержки, первый выход второго счетчика импульсов соединен с (третьим входом мультиплексора, второй выход — с четвертым входом мультиплексора и с первым входом первого элемента И, выход третьего элемента И подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с четвертым входом второго элемента памяти, выход первого элемента И подключен к вторым входам третьего и четвертого элементов И, вторые входы первого и пятого элементов И соединены с пятым выходом второго пред5 9421 варитепьного кодера, второй вход счетчика импульсов соединен с третьим BbIxo» дом второго предварительного кодера, третий Выход счетчика импульсов и вход второго элемента задержки соединены с 5 вторым и четвертым выходами второго предварительного кодера, выходы формирователя импульсов, второго элемента

ИЛИ и второго элемента памяти подключены соответственно к третьему, второму 1О и первому выходам второго предварительного кодера.

На фиг. 1 дана структурная схема устройства; на фиг, 2 — структурная схе(ма второго предварительного кодера.

Устройство состоит из компаратора 1, интерполятора 2, аналого-цифрового преобразователя 3 (AUIl), мультиплексора 4, первого предварительного кодера 5, второго предварительного кодера 6, кодера

7 длинных серий, триггера 8, первой, второй и третьей управляюших.шин 9-11, шины 12 синхронизации.

Второй предварительный кодер состоит (фиг. 2) из элементов И 13-17, 25 группы элементов HE 18, элементов ИЛИ

19-20; элементов 21-22 задержки, первого и второго счетчиков 23-24 импульсов, сумматора 25, первого и второго элементов 26-27 памяти, формирователя

28 импульсов и мультиплексора 29.

Устройство работает в двух режимах.

)1ля ввода в первый режим по шине

10 (фиг. 1) подается импульс, который устанавливает триггер 8 в состояние логического 0", счетчик 23 .(фиг. 2) в состояние логической 1 ", при этом триггер 8 разрешает подачу кода с AUD

3 через мультиплексор 4 на вход кодера 5, а логическая "1" на первом выходе счетчика 23 открывает элемент 17 и синхроимпульсы с его выхода через элемент ИЛИ 20 поступают на второй вход кодера 5. Первый элемент И 13 при этом закрыт.

Первый режим включает в себя режимы сжатия и переподготовки. Переключение этих режимов и управление работой устройства осушествляется согласно описанию основного устройства сжатия после-.

$0 довательности сигналов.

Переход во второй режим осушествляется подачей по шине 11 импульса, который устанавливает триггер 8 в состояние логической 1" и, в свою очередь, открывает первый вход мультиплексора . ь

4 и закрывает его второй вход, а также, задержавшись элементом 22 на время, необходимое для срабатывания триггера 8

09 и снятия потенциала с третьего входа счетчика 24, он поступает на второй вход счетчика 24, на втором выходе которого появляется положительный потенциал, отпираюший первый элемент И 13. Счетные импульсы начинают поступать на вход счетчика 23, а также на первый вход элемента 26, входы элементов 21, 15 и

16, а через элемент 21 — на второй вход элемента 26. |lo начала второго режима элементы 26 и 27 обнупены

Рассмотрим работы схемы в И-ый такт (Исй, где Й вЂ” емкость счетчиков

23 и 24). Код, записанный в ячейку с выхода элемента 26 в течение времени срабатывания элемента 21 в режиме выборки, инвертируется элементами 18 и поступает на вход сумматора 25. Поскольку на третий вход сумматора 25 подается логическая 1", то на его выходе появляется код Ч =у-V где

И величина разности на выходе сумматора

25 в и -м такте;

М„- код, записанный (к началу. р-oro такта в ячейке номер. Ес пи Ч „=О, то на выходе элемента И 14 появляется положительный потенциал, который отпирает элемент 15 и пропускает через элемент ИЛИ 20 на второй выход кодера импульс который поступает на второй вход кодера 5 (фиг. 1). Формирователь

28 формирует импульс, который, поступая на вход триггера 8, перекидывает его в состояние логического 0" и коммутирует через мупьтиппексор 4 выход

АЦП 3 с входом кодера 5, который в соответствии с поступакицим по второму входу синхроимпульсом считывает код 1. и обрабатывает его.

После окончания времени задержки элемента 21 на выходе элемента И 14 появляется фронт 1- 0, из которого формирователь 23 формирует импульс, поступаюший на вход триггера 8, перекидывая его в состояние логической «1», Если KOA на выходе элемента 26

Ч„:ф О, то элемент И 14 держит запертым элемент 15, открывает элемент 16, пропускает синхроимпульсы на вход элемента 27 и записывает код с выхода сумматора 25 в элемент 27.

В обоих случаях после окончания времени задержки первого элемента 21 код .

И, с выхода счетчика 23 записыгается в элемент 26 по адресу .

Таким образом, по адресу ч всегда. записан номер выборки, по которои величина („ встретилась предыдуший раэ, т. е. Ч„ =Ц„ .+-4

942109 8 м

В случае, еспи записан "0", то это означает, что ошибка 6 в поспедова- . тепьности входных выборок еше не встречалась и тогда и в элемент 27 по адф

Ресу И1" записывается вепичина Ч -b М„. и, кроме того, на вход кодера 5 одновременно с синхроимпупьсами по второму входу поступает поспедоватепьность неповторяюшихся кодов общим числом не более 2к (где к — разрядность AUD 3); 1о рйспопоженных в том порядке, в котором оии встречапись в исходной поспедоватепьности ошибок предсказания.

Схема работает в течение 8 тактов до переполнения счетчика 23. Как толь- 15 ко счетчик 23 переполняется, на его выходе возникает потенциап, который открывает элемент 17, четвертый вход мупьтиппексора 29. Счетные импупьсы начинают поступать на счетчик 24, а код с его выхода через мупьтиппексор

29 поступает на элемент 27. В это время на первый вход эпемента 26 ничего не поступает, поскопьку эпемент 26 закрыт, а на первый вход эпемента 27 поступают счетные импупьсы и выдают последовательность кодов, записанных в эпементе 27, на первый выход кодера 6 и через мультиплексор 4 поступают одновременно с синхроимпупьсами через эпе- ур мент ИЛИ 20 на вход кодера 5, Фкоторый сжимает их.

Таким образом, на вход кодера 5 в течение первых М . тактов асинхронно поступает поспедоватепьность из 2 не- 35 повторяющихся ошибок ., а затем в течение следующих тактов синхРонно поступает поспедоватепьность ЬИ; (и) j, причем, ес пи появ пение оши бки f б пизко

1 к периодическому, то поспедоватепьность

1 дф() ) имеет резко коцокопообразную вероятностную кривую, т.е. в ней существуют э пементы, встречавшиеся гораздо чаще других.,В предельном случае, когда ошибка „. периодична, в этой последоватепьности всего один эпемент, равный периоду -спедования ошибки. Это обстоятельство позволяет эффективно сжимать последоватепьность (дИ (и) ) с помощью кодер, 5 и 7.

На приемном пункте по поснедоватепьности )t„(<„=0) ) явпяется по сути апфавитом, и по последоватепьности(ЬИ (и) легко восстанавливается исходная поспедоватепьность.

Введение второго предваритепьного кодера создает возможности дпя сжатия поспедоватепьности сигнапов с квазипериодическим изменением ошибки на выходе ALK, которая не может сжиматься в известном устройстве, так как, имеет вероятность распредепения, близкую к постоянной величине.

В случае, когда чиспо выборок,Х„,испопьзуемое интерпопятором. для предсказания, невепико, а на измеряемый сигнап действует кваэипериодическое возмущение, имеюшее разные амппитуды и "распрямпяюшее" кривую распредепения вероятностей появления ошибки Р1 °

Предлагаемое устройство может быть использовано, в частности, дпя обнаружения действия периодического возмущения без повторения и анализа кривых изменения измеряемого сигнала во времени, а топько по изменению коэффициента сжатия при работе устройства во втором режиме.

Ф орму па изобретения

1. Устройство сжатия информации по авт, св. ¹ 842911, о т л и ч а юш е е с я тем, что, с цепью расширения функционапьных возможностей устройства, в него введены мупьтиплексор, триггер и второй предварительный кодер, первый выход которого соединен с первым входом мупьтиппекссра, выход которого подключен к первому входу первого предварительного кодера, выход которого соединен с первой управпяюшей шиной, выход аналого-цифрового преобразоватепя соединен с вторым входом мультиплексора, с входом интерппятора и с первым входом второго предваритепьного кодера, .второй выход которого подкпючен к второму входу первого предваритепьного кодера, третий выход — к первому входу триггера, первый, второй BbI» ходы которого подкпючены соответственно к третьему и четвертому входам мупьтиппексора и к второму входу второго предваритепьного кодера, третий и четвертый влоды которого соединены соответственно с вторым и третьим входами триггера и второй и третьей управпяюшими шинами, пятый вход второго предварительного кодера соединен с шиной синхронизации.

2. Устройство по и. 1, о т и и ч аю ш е е с я тем, что второй кодер содержит эпементы И, группу эпементов

И, элементы НЕ, эпементы ИЛИ, счетчики импульсов, сумматор, мупьтиппексор, элементы задержки, формирователь импульсов и элементы памяти, выход первого элемента И подключен к первым входам первого счетчика импульсов первого элемента памяти и к входу первого элемента задержки, выход которого соединен с вторым входом первого элемента памяти, выход которого подключен к riep вому входу мультиплексора и к входам группы элементов НЕ, вйходы которых соединены с первым входом сумматора н с входами второго элемента И, выход которого соединен с входом формирователя импульсов, с входом третьего элемента И и с входом первого элемента ИЛИ, выход которого подключен к первому вхо-. ду четвертого элемента И, выход которого соединен с первым входом второго элемента памяти, первый выход первого счетчика импульсов подключен к третьему входу первого элемента памяти и к второму входу сумматора, выход которого соединен с вторым входом второго элемента памяти, второй выход первого счетчика импульсов соединен с первым входом пятого элемента И и с вторым входом мультиплексора, выход которого подключен к третьему входу второго элемента памяти, выход пятого элемента И подключен к первому входу второго счетчика нмпупьсов, к второму входу которого подключен выход второго элемента за2100 lO держки, первый выход второго счетчика импульсов соединен с третьим входом мультиплексора, второй выход - с чет вертым входом мультиплексора и с первым входом первого элемента И, выход третьего элемента И подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с четвертым вхо дом.второго элемента памяти, выход nepto вого элемента И подключен к вторым входам третьего и четвертого элементов И, вторые входы первого и пятого элементов И соединены с пятым выходом второго предварительного кодера, второй вход

1s счетчика импульсов соединен с третьим выходом второго предварительного кодера, третий выход счетчика импульсов и вход второго элемента задержки соединены соответственно с вторым и четвертым щ выходами второго предварительного кодера, выходы формирователя импульсов, второго элемента ИЛИ и второго элемента памяти подключены соответственно к третьему, второму и первому выходам втод рого предварительного кодера.

Источники информапии, принятые во.внимание при экспертизе

1. Авторское свидетельство СССР

М 842911, кл. G 08 С 19/28> 1979, 942109

Составитен Т. Барская

Редактор Н. Кешепя Техред ЗЯщщй Корректор Г. Огар

Заказ 4848/44 Тираж 642 Подписное ВНИИПИ Государственного комитета СССР по депам изобретений. и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Фипиап ППП Патент, r.. Ужгород, уп. Проектная, 4