Микропрограммное устройство управления

 

О П И С А Н И Е (и)943727

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистические

Республик (61) Дополнительное к авт. свиа-ву (22)Заявлено 26. 04.77 (21) 2479572/18-24 с присоелиненйем заявки М(23 3 П риоритет (51)IN. Кл.

G 06 P 9/46

ГвеударстеинеВ камятет.

CCCP аа аелвк изобретений н еткуытяй

Опубликовано 15. 07 ° 82 ° Бюллетень М 26

Дата опубликования описания 17. 07 82 (53) УДК 681. 325.(088.8) А. В. Палагин, А. Ф. Дряпак, А. Ф ° е4срсйсц, Е. Л. Денисенко, А. А. Прядилова В. Я„..-.1 узнацов (72) Авторы изобретения (7l ) Заявитель

Ь11Ь4аАЬ 1). - 1. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УПРАВЛЕНИЯ

Изобретение относится к -вычисли- тельной технике и может быть использовано при построении ЭВМ различных классов и, в частности, однокристальных эмулирующих микропроцессоров.

Известно микропрограммное устройство управления, построенное с использованием памяти микропрограмм и содержащее регистр адреса микрокоманд, матрицу памяти и регистр микрокоманд. 1, В соответствии с кодом регистра адреса из памяти микропрограмм на регистр выбираются коды микрокоманд. Каждая микрокоманда состоит из операционной и адресной частей. Операционная часть 15 формирует микроприказы, управляющие вентилями процессора, а адреснаяадрес следующей микрокоманды. Послед.ний в общем случае зависит от кода команды или признаков условий пере- го хода, сформированных при выполнении этой или предыд.щих микрокоманд. В качестве памяти микропрограмм исполь- зуется обычно пассивное запоминающее

2 устройство или программируемая логическая матрица. (1).

Недостатком данного устройства является большой объем памяти микропрограмм при реализации достаточно мощной системы команд либо ограниченные функциональные возможности при удовлетворении требованиям, ограничивающим объем оборудования, что становится особенно существенным при построении однокристальных микропроцессоров и приводит к жестким ограничениям мощности реализуемых в них, систем команд.

Наиболее близким техническим решением к предлагаемому является микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр адреса микрок манд, регистр микрокоманд,первую группу элементов И, первую и вторую группы элементов.

ИЛИ, первые входы элементов ИЛИ первой группы являются входом команд устройства, вторые входы - входом

3 94372 условий устройства, информационные входы элементов И первой группы соединены с выходами элементов ИЛИ первой группы, а выходы - с первыми входами элементов ИЛИ второй группы, пер-s вый выход которой соединен со входом регистра адреса микрокоманд, выходом соединенного с адресным. входом блока памяти микрокоманд, первый, второй и третий выходы которого соединены с 1в соответствующими входами регистра микрокоманд j2) .

Основными недостатками устройства являются большой объем блока памяти микропрограмм и ограниченные функцио- 15 нальные возможности, заключающееся в том, что устройство реализует лишь набор микропрограмм, существенно ограниченный объемом блока памяти.

Цель изобретения - расширение функциональных возможностей устройства за счет структурно-микропрограммной реализации внешнего микропрограммирования. ! гз

Поставленная цель достигается тем, что устройство содержит вторую, третью, четвертую, пятую, шестую, седьмую и восьмую группы элементов И, третью группу элементов ИЛИ, триггер

30 блокировки, регистр адреса внешних микрокоманд, регистр сигналов управ-. ления, первыми выходами соединенный с первыми входами элементов И второй группы, выходами соединенных со вторыми входами элементов ИЛИ второй группы, управляющие входы элементов

И первой группы соединены с выходами элементов И третьей группы, первые выходы регистра микрокоманд соединены с первыми входами элементов И

49 четвертой группы, выходы которых соединены с третьими входами элементов ИЛ4 второй группы, вторые входы элементов И четвертой группы соединены с первыми входами элементов И третьей группы, с единичным выходом триггера блокировки и с первыми вхо" дами элементов ИЛИ третьей группы, выходы которых соединены с управляющими входами соответствующих элементов И пятой группы, информационными входами соединенных с четвертыми выходами блока памяти микрокоманд, а выходами — с четвертым входом регистра микрокоманд, вторые входы эле- H ментов И третьей группы соединены с соответствующим вторым выходом регистра микрокоманд, третьи входы

/ элементов И третьей группы соединены со вторыми входами соответствующих элементов И шестой группы и со вторым "выходом рег ист ра с игналов управления, третий выход которого соединен со вторыми входами элементов И шестой группы и с первыми входами элементов И седьмой группы, выходами соединенных с четвертыми входами элементов ИЛИ второй группы, первые входы элементов И восьмой группы соединены с выходами элементов ИЛИ второй группы, а выходыс первым информационным входом регистра адреса внешних микрокоманд, второй информационный .вход которого соединен с выходом шестой группы элементов И, третий выход регистра микрокоманд соединен с соответствующими управляющими входами триггера блокировки, регистра адреса внешних микрокоманд, регистра сигналов управления, элементов И второй, шестой, седьмой и восьмой групп, четвертый выход регистра микрокоманд является выходом устройства, выход регистра адреса внешних микрокоманд является адресным выходом устройства дпя внешней памяти микропрограмм, а управляющие входы регистра сигналов управления являются входами внешних микропрограмм устройства. !

На чертеже 1 представлена блоксхема устройства, в которой содержится блок памяти микрокоманд 1, регистр микрокоманд 2, регистр адреса микрокоманд 3, первая 4, вторая 5, третья

6, четвертая 7, пятая 8, шестая 9, седьмая 10 и восьмая 11 группы элементов И, первая 12, вторая 13 и третья 14 группы элементов ИЛИ, регистр адреса внешних микрокоманд 15, регистр сигналов управления 16, триггер блокировки 17.

Устройство работает следующим образом.

По внешнему сигналу в регистрах

3 и 15 устанавливаются начальные адреса, в регистре 16 и триггере 17 нулевые состояния. При этом на нулевых выходах регистра 16 и нулевом выходе триггера 17 устанавливаются потенциалы, открывающие элементы И 7, И 8 и разрешающие прохождение через элементы И 6 на управляющие входы элементов И 4 микроприказов условий с выходов регистра 2.

9437

По начальному коду регистра 3 (в общем случае отличному от нулевого) с выходов блока памяти микрокоманд 1 снимается и записывается в регистр

2 код микрокоманды, реализующей чтение из внешней памяти и интерпретацию команды. Микрокоманда на регист". ре 2 состоит из основных и дополнительных микроприказов, микроприказов условий и базового адреса группы сле- >о дующих микрокоманд. Дополнительные микроприказы в микрокомандах, реализующих основные команды процессора, не вырабатываются. В соответствии с основными микроприказами читается из внешней памяти и подается на первый вход первой группы элементов

ИЛИ код команды. Иикроприказы условий открывают соответствующие элементы

И 4. Адрес следующей микрокоманды фор в мируется, например, логическим сложением разрядов команды, прошедших через открытые элементы И 4, и кода базового адреса с выходов элементов

И 7. Сформированный адрес записывается в регистр 3 и является адресом первой внутренней микрокоманды исполнительной части одной из основных команд или адресом внутренней микрокоманды, интерпретирующей внешнюю микрокоманду. Одна или несколько следующих микрокоманд могут продолжать интерпретацию команды, ветвясь в микропрограмме с помощью описанного механизма формирования адреса по коду

35 в разрядах команды, прошедших через элементы И 4, и коду адреса, указанного в текущей микрокоманде.

После окончания интерпретации команды устройство переходит к выполне4Е нию внутренней микропрограммы, содержащейся в блоке памяти 1, либо к выполнению микропрограммы, записанной во внешней памяти.

При выполнении внутренней микропрограммы исполнительной части одной фЯ из- основных команд работа устройства по существу не отличается от работы известных микропрограммных устройств управления и происходит аналогично описанной при интерпретации команды.

При переходе к выполнению интерпретации внешней микрокоманды в: регистре адреса 3 устанавливается нулевой код адреса, в соответствии с которым в регистр 2 записывается код микрокоманды содержащей базовый адрес группы следующих микрокоманд, основные микроприказы и дополнитель27 6 ный микроприказ. В соответствии с основными микроприказами выполняется чтение внешней микрокоманды из внешней памяти по адресу, указанному на регистре 15, и запись ее в регистр сигналов управления 16. Дополнительный микроприказ устанавли-: вает триггер блокировки 17 в нулевое состояние, увеличивает содержимое регистра 15, например, на единицу младшего разряда и открывает элементы И 5.

Адрес следующей микрокоманды форми рует ся из адреса, соде ржащегося в текущЕЙ микрокоманде, и кода внешней м икрокома нды, поступающих соответственно с выходов открытых элементов И ? и 5, и записывается в регистр 3. функциональные возможности микропроrраммного устройства управления расширены за счет структурно-микропрограммной реализации внешнего микропрограммирования, использующего внутренние микропрограммы как библиотеку микрокоманд и наделенного средствами ее расширения. Внутренняя мик-. ропрограмма, кроме того, с помощью структурных средств интерпретирует внешние микрокоманды и реализует взаимодействие внутреннего и внешнего микропрограммирования.

Формула изобретения

Иикропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр адреса микрокоманд, регистр микрокоманд,первую группу элементов И,первую и вторую группы элементов

ИЛИ, первые входы элементов ИЛИ первой группы является входом команд устройства, вторые входы - входом условий устройства, информационные входы элементов И первой группы соединены с выходами элементов ИЛИ первой группы, а выходы - с первыми входами элементов ИЛИ второй группы, первый выход которого соединен с вхьдом регистра адреса микрокоманд, выходом соединенного с адресным входом блока памяти микрокоманд, первый, второй и третий выходы которого соединены с соответствующими входами регистра микрокоманд, о т л и ч а ю щ е ес я тем, что, с целью расширенияфункциональных возможностей за счет структурно-микроп рог раммной реализа943727 ции внешнего микропрограммирования, оно содержит вторую, третью, четвер" тую, пятую, шестую, седьмую и восьмую группы элементов И, .третью группу элементов ИЛИ, триггер блокировки, ре- 3 гистр адреса внешних микрокоманд, регистр сигналов управления, первыми выходами соединенный с первыми входами эгементов И второй группы, выходами соединенных с вторыми входами элементов ИЛИ второй группы, управляющие входы элементов И первой группы соединены с выходами элементов И третьей группы, первые выходы регистра микрокоманд соединены с первыми входами элементов И четвертой группы, выходы которых со динены с третьими входами элементов ИЛИ второй группы, вторые входы элементов И четвертой группы соединены с первыми входами 20 элементов И третьей группы, с единичным выходом триггера блокировки и с первыми входами элементов ИЛИ третьей группы, выходы которых соединены с управляющими входами соответст-И вующих элементов И пятой группы, информационными входами соединенных с че т ве рт ым и в ыходам и блока пам ят и микрокоманд, а выходами - с четвертым входом регистра микрокоманд, вто- 30 рые входы элементов И третьей группы соединены с соответствующим вторым выходом регистра микрокоманд, третьи входы элементов И третьей группы соединены с вторыми входами соответствующих элементов И шестой группы и с вторыми выходами регист- 1 ра сигналов управления, третий выход которого. соединен с вторыми входами элементов И шестой группы и с первыми входами элементов И седьмой группы, выходами соединенных с четвертыми входами элементов ИЛИ второй группы, первые входы элементов И восьмой группы соединены с выходами элементов ИЛИ второй группы, а выходы - с первым информационным входом регистра адреса внешних микрокоманд,второй информационный вход которо го соединен с выходом шестой группы элементов И, третий выход регистра микрокоманд соединен с соответствующими управляющими входами триггера блокировки, регистра адреса внешних микрокоманд, регистра сигналов управленин, элементов И второй, шестой, седьмой и восьмой групп, четвертый оыход регистра микрокоманд является выходом устройства, выход регистра адреса внешних микрокоманд является адресным выходом устройства для внешней памяти микропрограмм, а управляющие входы регистра сигналов управления являются входами внешних микропрограмм устройства.

Источники информации, принятые во внимание при экспертизе

Булей Г."Микропрограммирование", "Мир", 1973, с. 14- 15.

2. "Электроника" h 6, 1974, с. 50-57 (прототип ).

943727

Составитель B. Евстигнеев

Редактор А. Цолинич Техреду М. Рейвес КооректорУ. Пономаренко

Заказ 5111/56 Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35, Раушская наб. д. 4/5

Филиал ППП Патент . г. Ужгород, ул. Проектная, 4